imec、次世代半導体の実現に向けた欧州大学連携コンソーシアムを発足

imecが次世代3次元積層CMOSチップ「CMOS 2.0」の技術ロードマップ実現に向けて、欧州10か国の14大学26学部や研究組織からなるコンソーシアムを発足させた。

このコンソーシアムは、次世代チップの設計自動化とチップアーキテクチャの研究に重点を置き、NanoICパイロットラインを活用し、学術的な知見を産業界向けのイノベーションへと転換することを目的にしている。imecは、同コンソーシアムに加えて、将来的には先進材料や代替コンピューティングシステムに関する同様の欧州大学連携コンソーシアムも設立する予定だという。

同コンソーシアムに参画する欧州の大学は以下の14校。

National Technical University of Athens(アテネ国立工科大学、ギリシャ)
Delft University of Technology(デルフト工科大学、オランダ)
École Polytechnique Fédérale de Lausanne(EPFL:ローザンヌ連邦工科大学、スイス)
Eidgenössische Technische Hochschule Zürich(チューリッヒ国立工科大学、スイス)
Karlsruhe Institute of Technology(KIT:カールスルーエ工科大学、ドイツ)
Katholieke Universiteit Leuven(KUL:ルーベンカトリック大学、ベルギー)
KTH Royal Institute of Technology(スウェーデン王立工科大学、スウェーデン)
LIRMM, University of Montpellier(モンペリエ大学とCNRS(フランス国立科学研究センター)の共同運営研究施設「LIRMM」、フランス)
Politecnico di Torino(トリノ工科大学、イタリア)
Sabancı University(サバンチ大学、トルコ)
Universidad Complutense de Madrid(マドリード・コンプルテンセ大学、スペイン)
Universiteit Gent(ゲント大学、ベルギー)
Université libre de Bruxelles(ブリュッセル自由大学、ベルギー)
University of Thessaly(テッサリ大学、ギリシャ)

CMOS2.0共同開発欧州大学連携コンソーシアムに参画した14大学の欧州域内分布図 (出所:imec)

CMOS2.0とは何か？

CMOS 2.0は、従来のトランジスタのスケーリングとその関連する課題を超えて、チップ製造のツールボックスを拡張する技術としてimecが提唱する新たなパラダイム。ウェハ積層技術を活用することで、システムにおける技術的多様性を高め、設計の柔軟性を向上させ、複数の3D垂直積層したロジック、メモリ、I/Oなどのチップレットにより、演算性能の限界を押し上げる3D積層プラットフォームとなる。

CMOS 2.0のイメージ。ロジックやメモリ、I/Oなどの異種チップを垂直に積層した構造となる (出所:imec)

次世代のエネルギー効率の高いコンピューティングシステムを実現するための重要な差別化要因であり、汎用プロセッサから高性能AIコンピューティングシステム、さらにはエッジにおける組み込みAIアプリケーションまで、幅広いアプリケーションに影響を与えることが期待されている。

この実現には、エコシステムのさまざまな分野間の相互交流が不可欠であり、同コンソーシアムでも14大学の26名の博士課程学生が資金援助を受ける予定で、彼らは所属大学の研究グループに所属したまま活動することで、補完的な専門分野を活用し、相互交流を促進することができるという。これにより、参加大学とimecは共同で、次世代CMOS技術プラットフォームとその関連コンピューティングアーキテクチャの基盤となる必要なノウハウを開発することを推進するほか、この協力関係は、現在および将来の産業ニーズを満たすために、欧州における人材育成とスキル開発を支援する役目も果たすことになるという。

重要な役割を担うNanoICパイロットライン

同コンソーシアムの活動で注目すべき点は、imecが運営を担当するNanoICパイロットラインを活用して進められるという点である。参加学生は、NanoICプロジェクトが提供するプロセス設計キット(PDK)を通じて次世代の半導体ロジック、メモリ、3Dテクノロジーに早い段階から接触することができ、それに基づくシステムレベルの思考力を養うことができるようになる。こうした技術や知見は従来、研究者やエンジニアとしてのキャリアを蓄積してから得られるものであったが、パイロットラインの活用が学術界と産業界のギャップを埋め、研究室から市場への知識と先端技術の迅速な移転を促進することを可能年、欧州の産業強化につながることが期待されている。

imecのアカデミック・パートナーシップ開発ディレクターのサハル・サハフ氏は、「CMOS 2.0のコンセプトが持つ魅力は明らかであるが、同時に大きな課題も存在する。3Dウェハ積層によって実現される接続性と異種統合の両面におけるメリットを活用することで、設計とチップアーキテクチャのあらゆる段階に変革がもたらされることとなるが、その実現には、専門知識の融合と緊密な連携、そして領域を越えた協調が不可欠である。imecがこのような欧州の一流大学チームを組織的に結集し、将来の半導体ロードマップへの貢献を促すのは今回が初めてである。私たちは、業界主導型プログラムに学術的な知見をさらに取り入れることで、欧州を先進コンピューティング技術の研究の最前線に押し上げられることを期待している」と述べている。

また、imecのメフディ・タフーリ技術ディレクターは、「このコンソーシアムは、電子設計自動化(EDA)からシステムアーキテクチャに至るまで、設計スタック全体にCMOS 2.0技術を導入することを目指している。また、CMOS 2.0のもたらす革命的なさまざまな側面について、より広範な研究コミュニティや学術コミュニティを刺激することも目的としている。imecは、学術研究と産業界のニーズを結びつけ、CMOS 2.0による技術スケーリングのロードマップを拡張することで、他に類を見ない重要な役割を果たすことになる」と述べている。

2023年9月に米国のCHIPS法(Chips and Science Act)を模した形で欧州CHIPS法(European Chips ACT)が施行されて以降、imecの収入に占める欧州連合(EU)からの補助金の割合が増えてきており、その結果として、欧州の大学・研究機関・企業からの2nm以降の先端デバイス試作を受託するimec主導のNanoICパイロットラインプロジェクトや、今回発足した欧州大学コンソーシアムなど、欧州の半導体振興に向けたプラットフォーム構築がimecを中心に本格化してきている。