3.5D XDSiPベースの2nm SoCを富士通向けに出荷開始
Broadcomは、2nmプロセスを採用した同社の3.5D eXtreme Dimension System in Package(XDSiP)プラットフォームベースのカスタムコンピューティングSoCの出荷を最初の顧客である富士通向けに開始したことを発表した。
2.5D技術と3D-IC技術の組み合わせで高信号密度、高電力効率、低遅延を実現
3.5D XDSiPは、2024年12月に発表されたFace-to-Face(F2F)技術を使用して2.5D技術と3D-IC技術を組み合わせた多次元のスタック・ダイ・プラットフォーム。同社ではFace-to-Back(F2B)アプローチと比較してスタックされたダイ間の信号密度が7倍向上するとしている。また、3D HCB(Hybrid Copper Bonding)技術を用いてダイ同士を銅配線で接続することで、消費電力をダイ接続部の消費電力を1/10に低減することができるとするほか、3Dスタック内のコンピューティング、メモリ、I/Oコンポーネント間のレイテンシを低減することも可能としている。
こうした特長から同社では、AI時代に求められる次世代XPUの基盤として高い信号密度と電力効率、低遅延を提供する技術であり、ギガワットクラスのAIクラスタに求められる膨大な計算処理能力ニーズに応えることを可能とするものであると説明している。
富士通はBroadcomとの協業の重要性を強調
なお、富士通では3.5D XDSiPが2027年度の出荷が予定されている2nmプロセス採用プロセッサ「FUJITSU-MONAKA」の実現に向けた重要なカギになるとしており、2nmプロセスとF2F 3D集積の組み合わせにより、次世代のAIおよびHPCに不可欠な高い計算密度とエネルギー効率の実現につながるとコメントしているほか、Broadcomとの戦略的パートナーシップが今後のスケーラブルで持続可能なAI駆動型社会の実現に重要なものであると強調している。
