Cadenceがチップレット向けパートナーエコシステムを発表、SamsungやArmと連携

チップレット開発の容易化に向けたエコシステムをCadenceが発表

Cadence Design Systemsは1月6日、フィジカルAI、データセンター、HPC向けチップレットの開発における設計の複雑さを軽減し、市場投入までの期間を短縮することを目的とした「Chiplet Spec-to-Packaged Partsエコシステム」を発表した。

• 

  「Chiplet Spec-to-Packaged Partsエコシステム」を活用することで、フィジカルAI、データセンター、HPC向けチップレット開発における設計の複雑さを軽減することができるようになり、市場投入までの期間短縮を図ることが可能となるという (提供:Cadence)

ArmのZena CSSなどを活用してプラットフォームを強化

同エコシステムの初期IP提供パートナーとしてはArm、Arteris、eMemory、M31 Technology、Silicon Creations、Trilinear Technologiesの名前が挙がっているほか、半導体解析技術パートナーとしてproteanTecsの名前が挙がっている。また、リスクを低減し、チップレットの採用をスムーズにすることを目的にSamsung Foundryと協力して、同社のSF5Aプロセス上でパートナー提供のIPを事前統合した「Cadence Physical AIチップレットプラットフォーム」を基盤とした半導体試作品のデモを構築していくことも計画しているとする。

このエコシステムにより、Cadenceは今後、Armの車載向けプラットフォーム「Zena Compute Subsystem(CSS)」やその他の主要IPを活用して、Physical AIチップレットプラットフォームおよびChiplet Frameworkを強化していくとしており、自動車、ロボティクス、ドローンの次世代エッジAI向け処理要件に加えて、データセンター、クラウド、HPCで必要とされる標準I/O・メモリチップレットのニーズに対応していくことを目指すとしている。

また、仕様に基づく自動化により、各種IPにチップレット管理・セキュリティ・安全機能を組み合わせたチップレットフレームワークアーキテクチャを構築。生成されたEDAフローは、Cadence Xcelium Logic Simulatorによるシミュレーション、Cadence Palladium Z3 Enterprise Emulation Platformによるエミュレーションをシームレスに実現し、物理設計フローではリアルタイムフィードバックによる効率的な配置配線プロセスを可能にするとしているほか、生成されたチップレットアーキテクチャは、Arm Chiplet System Architectureや将来策定されるOCP Foundational Chiplet System Architectureなどの標準に準拠し、エコシステム全体での広範な相互運用性を確保するとしており、Cadenceでは、今回の協業により設計の複雑さを軽減することが可能となり、低リスクで先進的なチップレットを導入する道が開かれることとなり、よりスマートで安全かつ効率的なシステムの実現を後押しすることにつながると説明している。

なお、同社のPhysical AIチップレットプラットフォームの一部であるベースシステムチップレットの初期プロトタイプは、すでに同社のチップレットフレームワーク、UCIe 32G、LPDDR5X IPを組み込む形でシリコンでの完全な検証を完了しているという。