TSMCが最先端ロジックプロセス技術「A14」を発表、2028年の量産開始を予定

1.4nmプロセスを意味する「A14」を発表

TSMCは4月23日(米国時間)、米国にて「TSMC North America Technology Symposium 2025」を開催し、次世代の最先端ロジックプロセス技術「A14」を発表した。

A14は、2025年下期に量産開始が予定される2nmプロセス「N2」および、その性能改良版で2026年下期より量産が予定されている「A16(=1.6nmプロセス)」の後継プロセスに位置づけられるもので2028年より量産を開始する予定で、より高速なコンピューティング性能と優れた電力効率を実現することで、AIによる変革を推進するという。

また、スマートフォン(スマホ)のオンボードAI機能を向上させ、よりスマートなデバイスにするといった性能向上も期待されている。A14プロセスの開発は順調に進んでおり、歩留まりも予定を上回っているという。

N2比でA14は、同一消費電力で最大15％の速度向上、または同一速度で最大30％の消費電力削減を実現するとともに、ロジック密度を20％以上向上させるとする。TSMCでは、ナノシートトランジスタ(Gate-All-Around FET)の設計と技術の協調最適化における経験を活かし、TSMC NanoFlexスタンダードセルアーキテクチャをNanoFlex Proへと進化させ、性能、電力効率、設計柔軟性の向上を実現するともしている。

TSMCのA14までのプロセスロードマップ (出所:TSMC)

HPC向けに進化するCoWoS

同イベントではA14に加え、ロジック、特殊技術、先端パッケージング、3Dチップスタッキングといった分野の新たな技術も発表している。これらはいずれもHPC、スマホ、自動車、IoTといった幅広いプラットフォームに貢献する技術となる。

HPCについては、HBMの進化に併せてCoWoS技術も進化させており、2027年に9.5インチレチクルサイズのCoWoSの量産開始を予定している。独自の先端プロセスと組み合わせることで、12個以上のHBMスタックを1パッケージに統合できるようになるという。

また、現行のCoWoSソリューションの40倍の演算能力を持つウェハサイズのシステムを実現するSoW-Xも発表。こちらは2027年の量産開始を予定している。

さらにCompact Universal Photonic Engine(COUPE)とのシリコンフォトニクス統合、HBM4向けN12およびN3ロジックベースダイ、回路基板上に独立した電源管理チップを搭載する場合と比較して5倍の垂直電力密度を実現するAI向け新型統合電圧レギュレータ(IVR)なども発表している。