Spartanファミリーとして9年ぶりに新シリーズが登場

AMDは3月5日(米国時間)、ローエンド向けFPGAであるSpartanファミリーの新製品として「Spartan Ultrascale+」を発表した。この内容を事前説明を元にご紹介したい。

旧Xilinx(2022年にAMDが買収)は2009年にSpartan-6、2015年にSpartan-7をそれぞれ発表している。

Spartan-6はSamsung Foundryの45nmプロセスを、Spartan-7はTSMCの28nmプロセスをそれぞれ利用していた。Spartan-6の世代において、「Virtex-6」はUMCの40nmを利用しており、6入力LUTという基本構造はVirtex-6/Spartan-6で一緒になったものの物理的な設計は違っていたのが、Virtex-7/Spartan-7ではプロセスまで一緒になった格好だ。ただこの“-7”世代では、Spartan-7の投入に先んじてArtixとKintexが加わっており、さらにArmプロセッサをハードコアで搭載したZynq 7000シリーズも加わった後で、最後にSpartan-7が投入された格好である。

ただこのSpartan-7が投入する前に、Virtex/Kintex/Artixに関しては20nmプロセスを利用したUltrascaleシリーズが先に発表されており、Spartanは冷遇されていた感じは否めなかった。

この後、TSMCの16nmプロセスを利用したUltrascale+ファミリーがVirtex/Kintex/Artix向けに提供され、またZynqも同じくZynq Ultrascale+ MPSoCが発表。さらにハイエンドはTSMCのN7を利用したVersalシリーズに移行してゆく中、ローエンドはずっと28nmのSpartan-7という図式が続いていた訳だが、やっとここにきてローエンドの底上げを図った格好だ。

Spartan Ultrascale+のポジション

さてそんなSpartan Ultrascale+のポジションを示したのがこちら(Photo01)。

  • Artix Ultrascale+と被っている気がする

    Photo01:一応Artixとかより少ないLCの構成もあるが、なんか猛烈にArtix Ultrascale+と被っている気がする

まだ細かいスペックが出ていないので一概には言えないが、Spartan Ultrascale+はすでにXilinx(というかAMD)にとって唯一のGlue Logic向けチップという感じになっており、これに向けてI/O Pinの本数とLCを増やしつつ、ただしDSPユニットはそこまで増やさない(DSPが必要な用途はArtixでカバーする)という棲み分けを図ったようだ。

あとSecurity Featureについては、LatticeのMach-NXの様に、Security EnclaveとしてFPGAを利用するケースが増えて来たことへの対応、という感じもしなくはない。

そのSpartan Ultrascale+の製品概略がこちら(Photo02)。

  • メモリはArtix Ultrascale+よりも多い

    Photo02:LCはともかくDSPが最大384 Sliceというのは、Artix Ultrascale+と比べてかなり少ない(Artix Ultrascale+は最大1200Slice)のが判る。ただメモリはこちらの方が多い(Artix Ultrascale+は最大でも15.2Mbit)

1世代スキップした事もあり、いきなりPCIe Gen4×8とかLPDDR4/5のサポートなど最新のI/Fが搭載される格好になっている。またSpartan 7が最大でも1.25GbpsだったI/Oレーン、Spartan Ultrascale+はGTHトランシーバを搭載して16.3Gbpsまでが可能になっているなど、だいぶスキップした感はある。MIPI D-PHYのサポートも新たに加わった特徴だ。

そのSpartan-7との比較では、Total Powerで30～60％の省電力化を実現したほか、Fabric Performanceで1.9倍の性能でI/O Pin数も1.2倍、Memory Controllerの帯域5倍、PCIe Bandwidth 4倍といった数字が並んでいる。ちなみにここでいう“1.9x Fabric Performance”だが、これは9種類のDesignをSpartan Ultrascale+とSpartan-7の上にそれぞれ載せて性能を測定し、その比の幾何平均を取ったもの、という説明であった。実際のところプロセスも28nm→16nmで動作周波数を上げやすくなっているし、搭載メモリ量も大きい。DSP Sliceの数もSpartan-7は最大160だから大幅に増えている訳で、この程度の性能差になるのは不思議ではない。

  • Interfacingの低消費電力は、Spartan Ultrascale+がLPDDR4/5のMemory I/FのHard IPを持っている事が大きい

    Photo03:Interfacingの低消費電力は、Spartan Ultrascale+がLPDDR4/5のMemory I/FのHard IPを持っている事が大きい

ちなみに同じデザインであれば、Spartan Ultrascale+はSpartan-7よりもより小さいグレードの製品で同等の事が可能なので、コスト削減にも繋がるという説明であった(Photo04)。

  • Cost Reductionが本当に可能かどうかは値段次第か？

    Photo04:Cost Reductionが本当に可能かどうかはそのお値段がおいくらか？　次第な気はするが、とりあえず一回り小さいグレードの製品で賄える事そのものは間違いなさそうだ

アプリケーション別ということで言えば、Datacenter BMCとかEdge Sensingなどの分野ではSpartan-7やArtix-7と比較して遥かにI/O比率が多く、また帯域そのものも向上しているので、置き換えとか機能向上にも最適としている(Photo05)。

  • Server BMCに本当にそんなにI/O要るのか？　という疑問もなくはない

    Photo05:ただ左の例、Server BMCに本当にそんなにI/O要るのか？　という疑問もなくはないのだが……

また新しい機能として、先にもちょっと触れたセキュリティ周りの大幅な強化が追加されている(Photo06)。ポスト量子暗号やデバイスIDなどのPUF、DPAや耐タンパ性の向上、さらにはSEU対策なども挙げられている。

  • 特徴的なのはこれがローエンドグレードのFPGAに標準搭載されていること

    Photo06:特徴的なのはこれがローエンドグレードのFPGAに標準搭載されていることである

そんなSpartan Ultrascale+であるが、15年の標準保証に加えて拡張保証期間もあり、2040年台まで供給が予定されているとする(Photo07)。

  • 2030年台には後継製品が出てこないという事であろうか？

    Photo07:ただこれを見てると、まさか2030年台には後継製品が出てこないという事であろうか？　とちょっと勘ぐってしまう

これにちょっと関係する話だが、先にも書いたようにSpartan Ultrascale+はTSMCの16nm(ということは旧16FF、最近はN16と呼ぶようだが)で製造されていることになる。ただほかのUltrascale+製品の頃はN16がまだ普通に利用可能だったが、TSMC自身がもう新規設計はN12を推奨しており、今N16で設計を行うケースは余りない。ご存じの通りN16もN12も基本同じで、Cell Libraryが異なるほか若干のジオメトリ変更がある程度ではあるのだが、Spartan Ultrascale+はそのN12ではなくN16であるとのこと。これは長期供給保障にも絡む話で、これに関してはTSMCとそうした長期供給が可能な契約を結んでいるという話であった。

ラインナップはPhoto08に示す通り。

  • 5～6K LCでI/Oも200くらいで良いから安価なローエンドSKUもあった方が良かったのでは？　という気もちょっとする

    Photo08:5～6K LCでI/Oも200くらいで良いから安価なローエンドSKUもあった方が良かったのでは？　という気もちょっとする。なるほど最近ローエンドでLatticeが元気なわけである

Spartan-7は最小構成だと6K LCの製品があり、最大だと102.4K LCだったが、ほぼ倍増している格好だ。ただMemoryは、例えばSpartan-7の一番小さい「XC7S6」だと180Kbitにすぎないのが、Spartan Ultrascale+だと最小構成の「SU10P」でも1.77Mbitと大幅に増強されているのが判る。全体的に高性能な方向にだいぶ振れている格好だ。ただここで言えば、I/O Expansion(要するにGlue Logic向け)とBMC向けはともかく、IoT and Industrial Networking and Vision向けとなるSU100P～SU200Pは、このクラスになるとそろそろCPUが欲しい気がしなくもない。実際SU200Pのスペックは、CPUを搭載しない以外はMid-Range Device扱いされているZynq Z-7035あたりと同等になっているからだ。まぁ200K LUもあればMicroBrazeを動かすことに問題はなさそうだが……。

なおデザインそのものは他のUltrascale+同様にVivadoで対応している。ただ現在のVivadoはまだSpartan Ultrascale+には未対応であり、2024年第4四半期にリリースするバージョンで対応が行われる予定とのことだった。すでにSpartan Ultrascale+のドキュメントは用意がされており、Silicon SampleとEvaluation Kitは2025年初頭を予定しているとの事だった。