高速デジタル回路におけるシグナルインテグリティを考える

はじめに

シリコンノードが10nm、7nm、さらには5nmプロセスへと微細化が進む中、トランジスタ数の増加に加えて、さまざまな機能を実装できるようになってきています。モバイルアプリケーションでは、このトレンドは高周波化とデータレート高速化に向かうと同時に、0.9V、0.8V、0.56V、さらにはそれより低い動作コア電圧の低下による消費電力の最適化を実現しています。

より低い動作電圧でのより高い周波数動作が、スレッショルドレベル、すなわち特定のビットレートに対応するデータ有効ウィンドウのレンジを狭め、またトレースを流れる電力と電源プレーンを流れる電力の両方の分配にも影響を及ぼすと同時に、「アイ開口部」も小さくなります。

高周波数と低電圧動作のためにアイパターンが小さくなると、データ送信時にエラーが発生する可能性が高くなります。それにより、ビットエラーレートが上昇し、データストリームの再送信が必要になります。再送信を行うと、プロセッサがデータストリームを再送するためにアクティブモードにとどまる期間が長くなります。その結果、消費電力が増え、モバイルアプリケーションの場合、1回の充電で使用できる日数(DOU:day of usage)が実質的に短くなります。

• 

  図1 周波数上昇と電圧低下がアイパターンに及ぼす影響

特定の高周波設計において、信号の減衰、反射、インピーダンス整合、ジッタなど他の設計上の課題が加わると、信号損失のために、レシーバが情報を正確に解釈することが困難になり、エラー発生の機会が増加することは明確です。

データストリーム内でのクロックによるサンプリング

レシーバ側では、基準クロックのエッジでデータがサンプリングされます。アイ開口部が大きいほど、サンプリングクロックを特定ビットの中央に設定してデータをサンプリングすることが容易になります。振幅の減衰、反射、ジッタなどが発生すると、アイダイアグラムが小さくなり、データ有効ウィンドウや有効ビット時間が実質的にかなり狭くなり、受信側でのエラー発生を引き起こします。

ここでは、チャネルまたは相互接続を伝送ラインとして扱う必要がある場合を検討し、スマートフォンやタブレットなどのシステムで伝送損失が発生する主な理由に注目します。

高周波と伝送ライン

「低周波設計」とは、波長が配線長よりはるかに長く、PCBトレースと相互接続の電気抵抗が周波数に依存しない場合に該当します。したがって、伝送ラインの影響は無視できます。

一方、「高周波設計」では、波長が配線長よりかなり短く、トレースのすべての物理的特性と相互接続の寸法を制御する必要があります。その結果、特定のアプリケーションに対して、一連の電気的特性を有する伝送ラインを確保することができます。

• 

相互接続を1つの伝送ラインとして扱う必要が生じる高周波動作とは、トレース長が、使用する周波数の波長に比べて約1/10またはそれ以上の長さがある場合です。

この時点で、複数の集中素子を使用してトレースをモデル化する必要があります。また、寄生容量や寄生インダクタンスを含め、周波数に依存するすべての素子、およびそれらの素子が信号の減衰に及ぼす影響について考慮する必要も生じます。

相互接続を伝送ラインとして扱う必要が生じる周波数を決定する別の方法は、信号の立ち上がり時間(tr)を考慮することです。

nmプロセスノードの大部分において、高データレートの信号は立ち上がり/立ち下がりが急峻で、チャネルまたは相互接続を伝送ラインとして扱う必要があります。これらの信号がチャネル経由で流れるとき、その帯域幅と伝播遅延は、信号の立ち上がり時間によって左右されます。

• 

伝播速度

電気信号は電磁波のことであり、伝播速度は周囲を取り囲む物質の誘電率によって異なります。伝播速度の公式は次のとおりです。

• 

  図3 伝送ライン上の波形速度

自由空間(誘電率1)内を伝達される無損失送信の波形速度は約3×10⁸m/sですが、誘電率が4の伝送ラインを伝達される波形速度はこれとは異なり、およそ半分つまり1.5×10⁸m/sに低下します。

自由空間内およびPCBのそれぞれを伝達される波形速度にの差により、伝播遅延(Td)という遅延時間が生じます。この値は伝播に使用する媒体と、信号が伝達される距離によって異なります。

Td(伝播遅延) = 移動距離/Vp(伝播速度)

では、一方の面は空きスペース、他方の面には誘電率が存在する状況で、ある信号(クロック) が外部レイヤを伝播し、別の信号(データ)が内部レイヤを伝播する場合はどうでしょうか。

多くの設計で、高周波信号は経路の一部として相互接続またはフラットケーブルを通過する必要があります。その結果、波形の振幅とタイミングの両方で遅延とずれが発生します。信号速度の低下、クロストーク、または誘電物質によるエネルギー吸収に起因するタイミングのずれまたは付随的な損失が原因で、タイミングと振幅の両方に「ジッタ」と呼ぶ振幅のずれが生じます。

• 

  図4 ジッタ

この状況で、設計者は一連の信号間でフライト時間(移動に要する時間)を整合させる必要があります。内部レイヤを流れるデータ信号は伝播速度が低下するので、クロック信号のフライト時間に整合させるために、データ信号の長さを短くする必要があります。

表皮効果

C1という導体の一部に注目し、そこに電流I(t)を流すことを想定すると、アンペールの法則に基づき、その導体を流れる電流に比例した磁束が生成されます。

1つの導体が単独で存在し、付近に他の導体が存在しないものとすると、磁束線(B1)が原因で磁界B1の反対方向に、導体C1内で循環する渦電流が生じます。

• 

  図5 表皮効果に起因する電流の再分布

周波数が高くなると、表皮効果が原因で、導体の断面積のうち実際に電流が流れる面積が限定され、実質的な電気抵抗が大きくなって対応する損失も増加します。

• 

  図6 周波数とトレース経路に起因する信号損失

伝送ラインと特性インピーダンスZo

伝送ライン上の電圧と電流は一緒に流れ、これらは位置(x)と時間(t)両方の関数として表現されます。伝送ラインの特性インピーダンス(Zo)は周波数に依存する抵抗で、伝播する電流波形に対する電圧波形の比で表すことができます。

• 

• 

  図7 伝送ラインのVとI

電圧V(x,t)および電流I(x,t)の波形がともに伝播し、終端インピーダンスに達した時点で、オームの法則により、V(x,t)/I(x,t)が終端インピーダンス(ZL)に等しくならなければなりません。

• 

  図8 ZoとZLの整合

1枚のPCB内にある複数の経路を経由して高周波信号が伝播する場合、ビアを通過する時点またはあるレイヤから別のレイヤに経路を変更する時点で、インピーダンスが変化することになります。

特定のPCBに注目すると、インピーダンスが任意のポイントで変化している多くのレイヤ、トレース、ビア、接続が存在することがわかります。そのほかに自己静電容量と相互静電容量および自己インダクタンスと相互インダクタンスに対応する寄生成分も存在します。

• 

  図9 PCBレイヤとインピーダンスの変化

ここで、寄生インダクタンス、静電容量、AC表皮抵抗、DC抵抗など、どのシステムにも存在するいくつかの集中素子を導入してみましょう。

たとえば、寄生容量(Cdx)が電流分布にどのような変化をもたらす可能性があるか、また電流分布の変化が原因で伝送ラインの特性インピーダンスやZo (伝播電流に対する伝播電圧の比)がどのように変わるかを確認できます。

• 

  図10 集中素子を想定した伝送ライン

表皮効果により流入信号の振幅が減少すると、寄生インダクタンス両端間の電圧で、負荷両端間の電圧の立ち上がり時間と立ち下がり時間が低下する可能性があり、信号の品質と信号の劣化に影響を及ぼす可能性があります。

• 

  図11 寄生成分がZoとシグナルインテグリティに及ぼす影響

電圧反射係数

異なる経路を経由して高周波信号が伝播する場合、ビアを通過する時点、またはあるレイヤから別のレイヤに経路を変更する時点で、インピーダンスが変化することになります。

これらの寄生成分を制御し、伝送ラインを適切に終端すると、最小限の歪みで信号を伝播させることができます。

終端インピーダンス(ZL)がラインの特性インピーダンス(Zo)に等しくない場合、反射電圧波形と反射電流波形のペアの波形が存在することになりますが、これらの反射信号はソース信号に干渉し、歪みを引き起こします。

• 

負荷の終端インピーダンス(ZL)が伝送ラインの特性インピーダンス(Zo)に等しい場合、電圧反射係数は0に等しくなります。この値はすべての入射波が、整合済みの負荷終端によって吸収されることを意味します。

電圧波形と電流波形の両方がともに伝播し、終端インピーダンスに到達した時点で、入射波とV/Iの反射波の総和が終端インピーダンス(ZL)に等しくなければなりません。

インピーダンスの不整合と反射

50Ωの伝送ラインを使用し、150Ωの終端インピーダンスまたは過剰減衰回路で終端する場合を検討してみましょう。簡単にするために、負荷に向かう反射波が必ず発生する、バッテリのインピーダンスを0に設定します。また、この波形が一定の距離を移動するのに要する遅延時間(td = 距離/Vp)も設定します。ここでスイッチを閉じて、負荷で何が起こるかを観察します。

• 

  図13 連続的な反射波のシークエンス

ソースと終端インピーダンスの間で連続した反射波が双方向で発生し、これらの反射波はソース信号に干渉して、信号ライン上でリンギングを作り出します。

• 

  図14 反射により発生したリンギング

終端側とソースの両方で反射係数を計算する場合、最終的に終端側に到達する入射波の大きさと、ソースに向かって跳ね返される反射波の大きさを求めることになります。

図14に示したオーバシュートリンギングは、高い電圧に達しており、放射が大きくデバイスに過度のストレスを与えるほか、隣接するトレース間で実質的にさらなるクロストークを発生させる可能性があります。

一方、過渡応答期間のリンギングまたは電圧レールの電圧降下に起因するアンダーシュートはどちらも、ビットエラーレートを増やす可能性があります。

リドライバを使用するシステムと使用しないシステム

たとえば、データレート10GbpsのUSB 3.1 Gen 2を使用するモバイルアプリケーションの場合、すべての相互接続でのチャネル損失を含め、dB単位で表記される合計損失の許容値があります。損失許容値は、シリコン製品のパッケージ、PCBトレース、ビア、フラットケーブル、コモンモードフィルタ、コネクタなど、シリコンからコネクタまでの経路すべてで発生する損失を含めるものとします。

PCBのサイズやデバイスの位置に制限を設けずに、USB Type-C Gen 2システムで良好な信号品質を維持するには、リドライバが最もコスト効率の優れたソリューションになります 。 スマートフォンやタブレットのようなシステムを考慮する場合、高周波デジタル信号はアプリケーションプロセッサのパッケージとピンから、PCBトレース、ビア、コネクタ、フラットケーブル、USBコネクタを経由して流れる可能性があります。その結果、1mのケーブルを流れる前に、データレートの高い信号はすでに劣化している可能性があります。

• 

  図15 典型的な信号経路と信号劣化

信号がチャネル経由で流れると、信号の振幅が減衰するほか、チャネルの長さによってはこの減衰が非常に大きくなり、データレートが高い場合はシグナルインテグリティ問題が生じる可能性もあります。

シグナルコンディショニングデバイスとしてリドライバを使用すると、特定のチャネルで損失が大きくなった信号を回復し、回復後の信号の出力を増幅することができます。それにより、その信号をより長い距離にわたって伝送することが可能になり、アイ開口部を大きくしてビットエラーを低減できます。

• 

  図16 リドライバを使用したアイ開口部の改善

プログラム可能な差動出力電圧のリドライバを使用すると、ラインインピーダンスやトレースの長さに適したドライブ強度を確保し、信号を均質化して、シグナルインテグリティ問題を解決することができます。ドライバ側で差動出力電圧を大きくした場合、受信側の信号は改善されますが、ノイズとジッタが増加することに注意してください。

まとめ

許容可能なシグナルインテグリティを維持するには、表皮効果、整合させた終端、反射、ビア、クロストーク、カップリング、およびそれらが信号の減衰に及ぼす影響に十分配慮する必要があります。

トレース長が信号波長の約1/10以上の長さである場合、どの相互接続も1本の伝送ラインとみなす必要があります。

シグナルインテグリティに影響を及ぼす要因はチャネル損失や信号の反射などであり、これらの原因となるのは、プロセッサからPCB、ビア、フラットケーブルへとデータが流れる、または反射によってそれとは反対方向の経路を通過する際に生じるインピーダンスの不整合です。

反射を防止し、最大の電力伝送を実現するには、信号経路全体でインピーダンス整合を維持するインタフェースを確立することが重要です。いかなるインピーダンス不整合によってもライン上で反射が発生し、その場合はジッタが生じるほか、信号品質が劣化する可能性があります。

リドライバを使用しない場合、システムが10Gbpsを上回るデータレートで電気的特性およびプロトコル準拠テストに合格するのは非常に困難になるか、ほぼ不可能と考えられます。短距離および長距離両チャネルをテストするときに、リドライバを使用しない場合は、さまざまなデバイス間で相互運用性を実現できる可能性が低くなり、高いデータレートを使用する特定の信号で使用できる総伝送チャネルの距離が制限される可能性があります。