7FFに関しては、2017年4月からRisk Productionが始まっていることが明らかにされている(Photo25)。量産開始は早ければ2017年中という話だったが、実際には2018年第1四半期までずれ込んだようだ。
-
これは2017年10月時点における発表内容
といっても、2017年10月の時点で15種類の製品がTape outしており、2017年中にはトータルで20種類以上がTape outした模様だ。早ければ2018年第2四半期末～第3四半期には7nmを利用した製品が投入されると思われる。
7FF+でいよいよEUVへ - TSMC
問題はこれに続く7FF+である。7FFと7FF+の違いは露光である。7FFは、ArF+液浸という従来の露光プロセスのままだが、7FF+はEUVを使っての露光である。この結果、配置配線がまったく別物になる。マスクが異なるものになる以上に、基本的に物理設計のやり直しである。
ArF+液浸を使う場合、7nm世代ではQuad Patterningが必要である。TSMCの場合、これをLELELELE(Litho-Etch:つまり露光とエッチングを4回繰り返す)で実現する(IntelはSAQP:Self-Aligned Quadruple Patterningという方式を利用する)のだが、このために配線を4分割した4枚のマスクを利用する。
対してEUVの場合、7nmだと1枚(Single Patterning)で実現できる。つまりマスク自身が全く異なる。おまけにSingle PatterningとQuad Patterningでは、単に配線を分割するだけでなく、最適化の方法論が大きく変わる。
TSMC自身もEUVレイヤに関しては「再設計が必要」と明確に説明している。そして再設計によって、物理的な配置が変わった場合、配線層も影響を受けるわけで、現実問題としてすべて再設計に近い手間が掛かると思われる。その7FFと7FF+の性能だが、まず7FFについてTSMCは以下のように説明する。
- 16FF+に比べて消費電力が60%削減、性能が30%向上、エリアサイズを70%削減できる
- 10FFと比べて消費電力が40%弱削減、エリアサイズを37%以上削減できる(10FFとの性能比較は不明)。
一方の7FF+は次のように説明されている。
- 7FFに比べて性能を10%向上、エリアサイズを15～20%削減できる(消費電力は不明)
ここから分かるように、どうみても本命は7FF+だ。実際、先にTape outが20以上と書いたが、7nmを待っているデザインは20どころか100では効かないはずだ。ここに7FFの問題がある。
16FF+を待ちきれないものだけがやむなく16FF(初代の16nm FinFET)を使ったのと同じように、7FF+を待ちきれない製品だけが7FFで製造しようとしているという感じだ。つまり7nm世代で製造、と言っているほとんどの製品は7FF+と予測されることになる。
