スマートフォン向けのプロセッサでは多く利用されているSamsungのプロセスであるが、PCでもNVIDIAのローエンドGPU(GP107/GP108)でSamsungの14LPPが採用されているなど、全く無縁とも言い切れない。そのSamsungだが、どのFoundryよりも多くプロセスを刻んできていて、実際筆者も書いていて混乱してくる

  • 布団で寝るねこ

    布団を敷くと当然のようにそこで寝る。お前の寝床じゃない

Photo36は2016年10月のロードマップ、Photo37が2017年10月のロードマップである。8/11nmに加え、7nm以降も6/5/4nmが新たに追加されている。まずこのあたりから説明していきたい。

  • これは前回も掲載したもの

    これは前回も掲載したもの

  • 2017年10月のARM TechConにおけるもの

    これは2017年10月のARM TechConにおけるもの。多すぎ

2017年3月、同社は10LPEの量産開始を発表したのだが、ここでさらっと8nmと6nmを追加する発表を行っている。細かい話は2017年5月に行われたSamsung Foundry Forum 2017で公開された模様だが、ポイントとしては次が挙げられる。

8nm(8LPP):10nmノードの寸法縮小版。Triple Patterningで実現できるギリギリの線を狙った模様(Photo38)。どうもTSMCやGlobalfoundriesと同じようにStandard Cell Libraryを6 trackにするといった形の対処の模様。量産開始時期は2019年前半としている。

  • トランジスタは本当に変更なしに見える

    10LPPのCopy-exactといっているあたり、トランジスタは本当に変更なしに見える。まぁ配線層とかを多少いじっている可能性は除外できないが

6nm(6LPP):7nmの第二世代。6nmになった理由は良く分からないが、これも若干ピッチを詰めたものという話もある。もともとSamsungの7nmはTSMCやIntelの7nmに比べると若干寸法が大きめで、実質8nm程度という話もあり、これを他社の7nm並に詰めたのが6nmという噂である。こちらの量産開始時期は明確になっていない。

さらに2017年9月、新たに11nm(11LPP)を追加した。これは14LPPの改良版にあたり、発表資料を見ると14LPPと比較して15%の性能改善、それと10%の面積削減を同じ消費電力で実現できるとしている。

もっともPhoto38を見ると、15%の性能改善、それと10%の面積削減に加え、30%の消費電力削減が可能とかになっており、さてどちらが正しいやらという感じではあるのだが。位置付けとしては、こちらはStandard Cell Libraryの変更に近いものと思われる。この11LPPは量産開始を2018年前半としており、早ければ2018年中にこれを利用した製品が出てくる可能性がある。

7nm世代はEUV一本槍 - Samsung

さて、7nm世代に関して同社はArF+液浸を使わずにEUV一本槍である。ただEUVが利用可能になるまで時間が掛かるという懸念があったが、8LPPと11LPPを追加したことでEUVまでの時間稼ぎも問題なくなった。そのEUVだが、同社によればマスク枚数は14nm並みに減り、ArF+液浸に比べても性能が上がるとしている(Photo39)。

  • 7nmのNon-EUVが、8LPPよりも性能が落ちる、とする理由

    7nmのNon-EUVが、8LPPよりも性能が落ちる、とする理由が良くわからない

懸念事項はスループット。要するにEUVの光源出力であるが、2017年5月には250Wを達成したとアピールしている。もっとも光源を開発しているのはSamsungではなくASML傘下のCymerであり、ここがピークで250W出力をアピールしたのが2017年5月、というだけの話であり、状況としてはTSMCやGlobalfoundriesと全く変わらない。

TSMCのところで説明したとおり、連続出力はそれでも150Wをなんとか確保できているようで、125枚/時のWafer処理能力を実現できるところまでは来ている。そんな訳でこちらもTSMCと同じように、「何もなければ」2018年中にRisk Productionを開始し、2019年に量産に入れると思われる。

ちなみに5nmはEUVの第3世代(間に6nmが挟まるため)が、この世代ではひょっとするとEUVのDouble Patterningが必要になるかもしれない。さらにその次の4nm世代はFinFETを捨ててGAA(Gate All-Around)構造になる事が明らかにされている。

そのGAAは何か? というと、Gateの周囲を完全に絶縁膜で覆う仕組みだ。Photo40はSamsungのものではなく、台湾国立成功大学(National Cheng Kung University, Taiwan)による論文からのものだが、上が従来のFinFET、下がGAAである。

  • 台湾国立成功大学の論文から

    台湾国立成功大学の論文から

GateがTboxと完全に離れていることが分かるかと思う。厳密に言えばSamsungの4nmは、GAAを利用したMBCFET(Multi Bridge Channel FET)構造になるといわれているが、これ以上の詳細は今のところ明らかになっていない。

ところでPhoto37を見直すと、FinFETとは別にFD-SOIのラインナップがあるのも分かる。元々同社はSTMicroelectronicsから28nm FD-SOIのライセンスを受け、4種類のプロセスを用意し、現在も量産を行っている。

例を挙げれば、Lattice SemiconductorがこのSamsungの28FDSを使って次期FPGA製品を製造するほか、NXPがi.MX 7/8でやはりSamsungの28FDSを利用している。2017年にはMRAMをサポートしたが、これに続き18nmのFD-SOI(18FDS)を開発している。ただこちらは2018年中にRisk Productionが始まるのか、それとも2019年になるのか、現状でははっきりしていない。

以前も述べたように、CPUをはじめ各種チップに関しては、もう"プロセスがすべてを握っている"というべき状況になっている。プロセスを探ることで将来の製品について見えてくる。次回以降で具体的な製品についてまとめる予定だ。