第15回 半導体洗浄科学技術国際シンポジウム(15th International Symposium on Semiconductor Cleaning Science and Technology:SCST 15)が、米国電気化学会(The Electrochermical Society;ECS)の2017年秋季講演会の併催行事として、米国の首都ワシントンD.C郊外のナショナルハーバー(メリーランド州)で10月2~3日に開催された。

ナショナルハーバーは、今世紀に入ってから本格的に開発された新たなウォータフロントの街である。東京のお台場や横浜のみなとみらいに似ているが、海沿いではなく、ポトマック河畔だという点と、高級リゾート(観光・保養地)に徹している点が異なる。近くに、最近、カジノとアウトレットショッピングセンタがオープンし、米国有数のリゾートへと発展途上にある。

図1 シンポジウムが開かれたGaylord Resortホテル(左)とコンベンションセンター(中央の平たい建物)。お台場やみなとみらい21同様にウォータフロントにはつきものの観覧車(右)も見られる (提供:Gaylord Resort and Convention Center)

会議は、ゲイロードナショナルリゾート&コンベンションセンターという2000室もある巨大高級リゾートホテルと1万人以上収容の巨大コンベンションセンター複合施設内で開催された。今後、大規模な国際シンポジウムが開催される機会が多くなりそうである。

図2 半導体洗浄科学技術国際シンポジウム会場の様子

最多発表はTELグループ、imec、Hanyang大の3件

同半導体洗浄シンポジウムは、1989年から隔年で開催されている伝統あるシンポジウムで、今回は、例年よりも少ない26件の講演が行われた。国別では、米国12件、日本5件、ベルギー4件、韓国3件、フランス2件であった。組織別では、ベルギーimecが3件、韓国漢陽(Hanyang)大学も3件、アリゾナ大学が2件、Lam Researchが2件、東京エレクトロン(TEL)九州が2件(米国法人を含めたTELグループとしては合計3件)、SCREENホールディングスが2件、ほか各1件だった。シンポジウムのセッション構成を表1に示す。

第1日 第2日
基調講演(今後の3次元トランジスタの表面コンディショニング) Ge、SiGeおよびIII-V属基板表面のコンディエッチングおよびエッチング
パターン倒壊に関連する問題とその対策 フォトレジストおよびドライエッチ残渣除去
ウェットクリーニングおよび汚染制御 ウェットエッチングおよび汚染除去
表1 半導体洗浄シンポジウムのシンポジウムのセッション構成

3次元トランジスタはナノワイヤ化へ進化 - その洗浄はどうなる?

冒頭の基調講演では、imecが「3次元デバイスの表面コンディショニングの挑戦:トリプルゲートFinDET1、ゲートオールアラウンド水平型および垂直型ナノワイヤFET」と題して今後のデバイス微細化を先取りした講演をした(図3)。

米Intelは、45nmプロセスから「40年ぶりのトランジスタ構成材料の大変革」と称して、永らく慣れ親しんできたシリコン酸化膜:窒化膜/ポリシリコンゲート構造からHigh-k(高誘電率)/メタルゲート構造に変更し、他社も追随した。22~14nmからは、長年使用してきたプレーナー構造のトランジスタを3次元Triple-gate Fin FET構造(IntelはTri-gate FETと呼んでいる)に替わった。このように、微細化は構造や材料を変えることで、性能を向上させながら進行してきた。最先端の半導体メーカーは現在、10nmプロセスを採用したデバイスを量産している。2017年末から2018年にかけては10nmの壁を破り、7nm FinFETプロセスを用いたロジックデバイスの生産も開始される見込みであるほか、すでに5nmデバイスの試作も行われているが、Finのアスペクト比が大きくなるにつれて、洗浄・乾燥によるFinの倒壊が顕在化してきた。

そのため、5nmを超えるあたりからFinFETから、MOSトランジスタのソース/ドレイン間のチャンネルをゲートが取り巻く構造のゲートオールアラウンド(GAA)・ナノワイヤ(NW)FETに替わらざるを得ないという見方が強い。FinFETでは、3方向から駆動電流を制御してきたが、GAAではチャンネルをゲートでくるんでしまって全方向から制御して、ショートチャンネル効果による待機時のリーク電流を抑止することで、動作時の電流駆動能力を増すことができるためである。電流駆動能力をさらに高めるためには、ナノワイヤを積層することになる。微細構造上それが無理になったら, ナノワイヤを縦に並べて単位面積当たりのトランジスタ数を増やす方向で対処することになろう。これらが実用化するのは2020年代に入ってからであるから、次の工程に最適な表面状態を提供するための最適な洗浄手法はこれから検討されることになるが、材料ロスもパターン倒壊もなく洗浄することは大変挑戦的なテーマとなる。もはや、洗浄というよりは、次工程へ最適な表面を提供するための原子レベルの表面コンディショニングとか表面準備と呼ぶべき状況になってきている。そのためにはウェット洗浄とドライ洗浄(リモートプラズマを用いた化学的気相反応や熱活性化反応ガスによる汚染除去)をうまく組み合わせて最適な表面コンディショニングを行う必要がある。表面ラフネスや表面の親水性・疎水性など、表面の原子レベルの状態にも十分配慮する必要があるだろう。

図3 トリプルゲートFin FET(左)および水平型(横型)ゲートオールアラウンド(GAA)ナノワイヤ(NW)FET(中央)、および垂直型(縦型)GAA NW FET(右)の模式図(上段)および実写断面SEM像(下段) (出所:imec)