東芝がSiCパワー半導体の高効率化につながる2種類のゲートドライバ―技術を開発 - ISSCC 2026

東芝は2月17日、SiCパワー半導体の性能を最大限に引き出すことを可能とする2種類の次世代ゲートドライバ―技術を開発したことを発表した。

同成果の詳細は、2月15日～19日に米国サンフランシスコで開催されている半導体の国際学会「2026 IEEE International Solid-State Circuits Conference(ISSCC 2026)」にて発表される。

次世代パワー半導体の1種であるSiCは、シリコン(Si)ベースのパワー半導体と比べて、高速スイッチングが可能であり、電力損失の低減が見込めるものの、駆動時のエネルギー損失低減とノイズ増加のトレードオフの関係があることが知られていた。また、従来のトレードオフ改善技術では、環境変動やデバイス特性のばらつきにより、安定した動作や高効率化が困難であったほか、大型デバイスを駆動するドライバーの消費電力や発熱、高効率化や小型化なども課題となっていたという。そこで、今回の研究では、そうした課題の解決に向けた2種類のゲートドライバ―技術が開発されたという。

• 

  次世代パワー半導体として注目されるSiCパワー半導体の性能を引き出すためには課題が残されている (提供:東芝)

ハイサイドでのフィードバック動作を実現

1種類目は、SiCパワー半導体の高効率・高速スイッチングの特性を最大限に引き出しつつノイズの発生を抑えるための技術である「フィードバック型アクティブゲートドライバー」。独自のフィードバック機能を搭載したゲートドライバーで最適な波形を生成することで、電圧の急激な変化やサージを防ぎつつ、フィードバックを行うためのパワー半導体の電圧検出で生じる誤差を補正する回路も併せて搭載することでハイサイドであっても正確な動作電圧の検出を可能としたという。

• 
• 
• 

• 「フィードバック型アクティブゲートドライバー」の技術概要。補正回路を活用することでハイサイドでもフィードバックを可能とした (提供:東芝)

これにより、リアルタイムで最適な駆動波形を生成し、ノイズの原因となる電圧サージや遷移速度を常に最適化することができるようになったとのことで、試作した回路では、温度や負荷変動などの環境変化に対して安定した動作を実現し、フィードバックを行わない場合と比較して最大28％のスイッチング損失低減と、最大58％のサージ電圧の抑制を確認したとする。

• 

  試作された回路の外観 (提供:東芝)

同社では、この技術について電気自動車(EV)用インバータなどの高電圧・大電流を扱うパワーエレクトロニクス機器の小型化・高効率化に貢献するものだと説明している。

スイッチドキャパシタ回路のキャパシタ数を削減する手法を開発

2種類目は「低損失ゲートドライバー」。従来のゲートドライバーは、パワー半導体の動作周波数や電流が増えるとデバイスサイズが大型化し、それに比例する形で駆動損失も増加してしまうため、システムの電力効率向上や小型化が難しかった。

駆動損失を削減する方法として、ゲート電圧を階段状に増減させる回路形式である「スイッチドキャパシタ回路」が使われてきたが、階段の段数を増やすほど必要なキャパシタの数も増え、部品数の増加に伴い、小型化が難しくなるという課題があったという。

• 
• 

• スイッチドキャパシタ回路の概要と課題 (提供:東芝)

今回の研究では、キャパシタの容量と印可電圧を2進数で重みづけ(バイナリ重み付け)するとともに、独自のスイッチ接続構成を採用することで、従来よりも必要なキャパシタの数を削減できる手法を開発した。

• 
• 
• 

• バイナリ重み付けの概要。スイッチ群のトポロジーとその動かし方の工夫で4つのキャパシタでの対応を可能とした (提供:東芝)

試作した回路では、4つのキャパシタで9段階の階段状のゲート電圧を生成し、この回路を用いない場合と比べて84％の駆動損失削減を達成したという。

• 
• 

• 試作された回路と、その駆動損失の削減効果 (提供:東芝)

同社では、この技術について軽負荷時の効率向上やシステム全体の小型化に貢献するものだと説明している。