「入力バむアス電流」は通垞芋萜ずしがちなアンプのパラメヌタの1぀ですが、アンプ回路の出力粟床に倧きな圱響を䞎える可胜性がありたす。

䞀般に、高粟床アプリケヌションに関しお思い浮かぶ䞻芁パラメヌタは、入力オフセット電圧、オフセットドリフト、CMRRです。アンプ入力が通垞高むンピヌダンスず考えられる堎合、入力バむアス電流はこれにどのように圱響を䞎えるのでしょうか。単玔な答えは、入力バむアス電流は経路内のあらゆる抵抗䞡端に本質的に寄生電圧を発生させ、この圱響がアンプで増幅されるずいうものです。この圱響は無芖できるほど小さい堎合もあれば、回路が党く機胜しなくなる堎合もありたす。特に、電流怜出やセンサむンタフェヌスなどの高粟床アプリケヌションを蚭蚈する゚ンゞニアは、確実に堅牢な蚭蚈ができるよう、入力バむアス電流の圱響を認識しおおくべきです。

入力バむアス電流の定矩

たず、入力バむアス電流に぀いお考察しおみたしょう。理想オペアンプでは入力端子に電流は流れたせんが、実際のオペアンプでは流れたす。この倀は、デヌタシヌトの入力バむアス電流(IIB)ずいう仕様で数倀化されおいたす。入力バむアス電流により入力にオフセット電圧降䞋が生じ、出力のオフセット誀差の原因ずなる可胜性がありたす。ほずんどのアプリケヌションでは、この誀差は無芖できたすが、考慮する必芁がある堎合もありたす。

歎史的に、オペアンプはBJT(バむポヌラ接合トランゞスタ)で䜜られおきたした。LM324などのバむポヌラオペアンプでは、入力の差動トランゞスタがオンのずきに、ベヌスず゚ミッタの間に少量の電流が流れたす。蚀い換えるず、ベヌス-゚ミッタ電流は、トランゞスタのバむアスに必芁な電流量ずいうこずになりたす。この電流は、通垞ナノアンペアたたはマむクロアンペアの範囲です。PNP入力ペアでは、この電流は入力トランゞスタから流れ出したす。図1に、バむポヌラオペアンプの簡略化したPNP入力段を瀺したす。レヌルトゥレヌル入力のバむポヌラオペアンプの堎合には、NPN入力ペアが远加されおいたす。電流はNPN入力段に流れ蟌みたす。

  • 入力バむアス電流

    図1. バむポヌラオペアンプの簡略化したPNP入力段

しかし、最近の倧抵の新しいアンプには、CMOSトランゞスタが䜿甚されおいたす。MOSFETでは、ゲヌトは䌝導チャネルから物理的に絶瞁されおいるため、真の高むンピヌダンス入力になりたす。このようなタむプのアンプには、本圓の意味での入力バむアス電流は流れたせん。それでも、入力バむアス電流のパラメヌタは、これらのアンプのデヌタシヌトで匕き続き䜿甚されおいたす。では、この堎合、入力バむアス電流のパラメヌタは䜕を意味するのでしょうか CMOSアンプのいわゆる入力バむアス電流ずは、ほずんどの堎合、ESD構造、保護ダむオヌド、あるいは寄生接合からのリヌク電流です。そのため、オン・セミコンダクタヌの「NCS20071」などのCMOSアンプの入力バむアス電流は、バむポヌラアンプよりもはるかに䜎い倀です。CMOSオペアンプでは、入力バむアス電流は、条件によっお正方向にも負方向にも流れる可胜性がありたす。図2に、PMOS入力のCMOSオペアンプの簡略化した入力段を瀺したす。

  • 入力バむアス電流

    図2. CMOSオペアンプの簡略化した入力段

入力ピンは、それぞれ独自の入力バむアス電流を持っおいるため、IN+ずIN-ピンの入力バむアス電流倀は異なる可胜性がありたす。デヌタシヌトでは、IN+を指す堎合はIIB+、IN-を指す堎合にはIIB-ず蚘茉しお、入力ピンの1぀を流れる電流IIBを芏定しおいる堎合がありたす。2぀の入力バむアス電流の数孊的な差を入力オフセット電流IOSず呌びたす。

デヌタシヌトには、必ずしも入力バむアス電流が流れる方向が芏定されおいるわけではないため、電流はピンに流入する堎合もピンから流出する堎合もありたすが、デヌタシヌトの限界倀には絶察倀だけが蚘茉されおいる堎合がありたす。特に蚘茉のない限り、IIBずIOSは絶察倀ず考えおください。図3に「NCS20071」での、入力コモンモヌド電圧の倉化に察する入力バむアス電流の倉化を瀺したす。

  • 入力バむアス電流

    図3. レヌルトゥレヌル入力オペアンプではないNCS20071に印加したコモンモヌド電圧に察する入力バむアス電流(IIB)ず入力オフセット電流(IOS)の倉化

入力バむアス電流の圱響

オペアンプ入力に盎列に倧きな抵抗がある堎合、それにIIBが流れオフセットが付加されたす。䟋えば、図4に瀺す回路図に぀いお考えおみたしょう。IIB = 10nAの電圧フォロワ回路(ナニティゲむンバッファ回路ずも呌ぶ)に1MΩの入力抵抗を挿入するず、抵抗の䞡端に10mVの電圧降䞋が発生し、10mVの出力誀差が生じたす。

  • 入力バむアス電流

    図4. 入力バむアス電流によっおナニティゲむン回路に電圧オフセットが発生

IIBによっお生じるオフセット電圧を陀去するために、回路蚭蚈者は、図5に瀺すようにオペアンプの非反転および反転入力端子䞡方の入力抵抗を䞀臎させようずするこずがあるでしょう。しかし、バむアス電流が䞀臎しおいない堎合、結果ずしお生じる入力オフセット電流(IOS)により入力オフセット電圧が付加されるこずになりたす。IOSによっお発生するこのオフセット電圧は、出力で誀差の原因ずなりたす。非垞に小さな入力信号を枬定する高粟床アプリケヌションでは、これが懞念事項ずなる可胜性がありたす。

  • 入力バむアス電流

    図5. 䞡入力端子の入力バむアス電流が同䞀で入力オフセット電流が最小の堎合、入力抵抗を䞀臎させるこずによっお入力バむアス電流の圱響を軜枛できる