パナソニックは、高速・大容量化に向けた多層構造のクロスポイント型ReRAMを開発したことを発表した。同成果の詳細は、2012年2月19日から米国サンフランシスコで開催されている「国際固体素子回路会議(ISSCC:International Solid-State Circuits Conference)」にて、2月22日(現地時間)に発表された。
現在、不揮発性メモリの主力であるNAND型フラッシュメモリは大容量だが、書き込み転送速度は10MB/s程度であり、データの記録用途はまだしも、待機電力ゼロが要求されるシステムにおける電源のオン・オフ時の起動や待機情報などの高速アクセスなどの用途には適していない。また、従来の1T1R型ReRAMは200MB/s程度の高速転送を実現した報告があるものの、大容量化には適していなかった。
クロスポイント型ReRAMは、交差する配線間の交点(クロスポイント)にReRAM素子を配置して1ビットを構成するメモリセル方式で、一般的なトランジスタとReRAM素子を組み合わせて1ビットを構成する1T1R方式に比べ、トランジスタを用いないため、メモリセルサイズを約1/4程度に縮小化することが可能だ。また、メモリセルを上層に積層する3次元化も可能で、今回開発された2層積層の場合1層構成に比べ2倍に、4層積層の場合は4倍の高密度化が可能となるため、1T1R型に比べて、4層積層では実に16倍のメモリセル高密度化が可能となる。
しかし、クロスポイント型メモリでは、メモリセルにトランジスタを有していないため書き込み対象のメモリセル以外で流れるリーク電流が生じ、これが安定な書き込みや高速動作を阻害する大きな要因となっていた。このリーク電流を抑えるため、一定以下の電圧で電流制限できるダイオード素子がメモリセルには必要だが、タンタル酸化物(TaOx)などに代表される双方向型のReRAMでは、+方向および-方向の双方向の電圧で書き換えを行うため、一定電圧以上で双方向に抵抗変化に必要な電流を流せて、かつ一定以下の電圧では双方向に電流制限できる双方向ダイオードがメモリセルに必要になっていた。
ただし、こうしたダイオード素子は従来報告がなく、双方向型ReRAMでクロスポイント型ReRAMを構成することは困難とされていた。 今回の研究開発では、タンタル酸化物(TaOx)の抵抗変化を双方向で制御できる双方向ダイオードを、半導体製造プロセスでは一般的なSiN系材料を用いて新たに開発。それによりオン電流密度105/cm2、オン/オフ比140という双方向ダイオード特性を実現し、リーク電流を従来比で1/80に低減、双方向型ReRAMでクロスポイント型の動作を可能にした。
このほか、クロスポイント動作におけるリーク電流の低減に向け、さらに2つの取り組みが行われたという。
1つはレイアウト構造面からリーク電流を低減する取り組みで、今回、新たに開発した階層ビット線方式と呼ぶクロスポイント構造を採用した。クロスポイントの場合メモリセルアレイ下のシリコン基板上は空き領域となるため、この領域を有効に活用してチップ面積の増加を極力抑えつつ、メモリセルアレイの構成単位を出来るだけ小さく区切る構成を考案、リーク電流発生領域を小さく絞ることで、リーク電流の低減を図った。これは高速動作にも有効であり、この取り組みによりリーク電流を1/30に低減したという。
また、もう1つは多ビット同時書込み方式と呼ぶ新たな動作方式を採用したこと。交差するビット線とワード線で構成されるメモリセルアレイにおいて、選択する1本のワード線に対し、選択する複数のビット線から多ビットを同時書込みするというもので、これによりリーク電流は分散され、その結果ビット線1本当たりから見たリークが低減されることを見出した。これは多ビットを同時に書き込むため高速転送にも有利で、この取り組みによりリーク電流を1/5に低減したという。
この2つの取り組みによりリーク電流は従来比1万分の1以下へと低減することに成功。双方向型ReRAMのクロスポイントにおいて周辺回路の動作限界である書き込みパルス幅8.2nsでも書き込み動作が出来ることが確認された。チップ内部は64ビット(8バイト)の並列動作する構成であるため、所定の制御時間を合わせた書き込み転送速度は443MB/sに相当するほか、読み出し速度は1メモリセル当たり25nsのアクセスタイムで、転送速度としては300MB/sに相当するという。また、今回のクロスポイント型ReRAMは64ビットにつき1ビットのエラー訂正回路(ECC)を備えており、不規則な書き込みエラーに対してベリファイ書き込みを行わず1サイクルで高速に書き込むことが出来るという。
なお、今回開発されたクロスポイント型ReRAMは0.18μm CMOSプロセスをベースに8Mビット2層クロスポイントプロセスで構成されており、同社では今回の技術開発により、次世代の不揮発性メモリとして期待されるReRAMの高速化と大容量化が可能になるものとの期待を述べている。
