Alteraは、同社のハイエンドFPGA「Stratix IV」および「Stratix V」に最適化された統合エンハンスト・フォワード・エラー・コレクション(EFEC)IPコアの提供を開始したことを発表した。

同IPコアはStratix IV向けが「 EFEC7」、Stratix V向けが「EFEC20」という名称が付けられており、同社のニューファンドランド・テクノロジ・センター(旧Avalon Microelectronics)で開発されたもので、メトロおよびロングホールOTN(Optical Transport Network)などの100Gアプリケーション向けに設計されたマルチディメンショナルIPコアとなっている。

現在、通信事業者は自社のメトロおよびロングホールOTNの10Gネットワークを100Gの速度にアップグレードして、高まるビデオ・データ向け帯域要件に対応するとともに、将来の400Gへの対応を計画している。また、これらのネットワーク・バックボーンは、より少ない消費電力、コスト、および遅延を実現しつつ、 25%から50%長いファイバ・スパンで動作することが求められているが、同IPコアは、これらの要求に対し、十分な性能でエラーフリーの長距離伝送を実現できると同社では説明している。

EFEC7とEFEC20は、Streaming Turbo Product Code BCH (SPC-BCH)コードを活用して、G.709標準における高水準の利得を達成することが可能だ。オーバーヘッド・レシオはそれぞれ7%および20%に対応しており、伝送距離の延長と伝送時の消費電力の低減が実現可能となっている。