CEVAは9月7日(米国時間)、同社のDSPファミリ「CEVA-X」として1GHz動作が可能なDSPコア「CEVA-X1643」のライセンス提供を開始したことを発表した。
|
|
DSPコア「CEVA-X1643」のブロック図 |
同コアは、データ・キャッシュならびにTCMメモリ・アーキテクチャをサポートすることで、ソフトウェア統合や、他のDSPプラットフォームからのソフトウェア移植を簡素化し、Time-to-Marketを短縮することが可能となっている。
また、リアルタイムOS(RTOS)とマルチ・タスクを単純化するメモリ管理サポートや、高メモリ・バンド幅をサポートするコンフィギャラブル64/128ビットAXIシステム・バスなどを搭載しているほか、Texas Instruments(TI)のDSP「C6x」からのソフトウェア移植を可能にするコンパイラサポートがなされている。
さらに、SIMD(Single Instruction Multiple Data)機能を組み合せたVLIW(Very Long Instruction Word)アーキテクチャを搭載しており、32ビット・プログラミング・モデルは1サイクルで最大8個の命令および、16個のSIMD演算を処理する機能を含む、高度の並行処理をサポートしている。このようなパイプライン処理によって同DSPコアは代表的な40nmプロセスを用いて製造した場合、ワーストケース下で、1GHzを超す速度で動作可能となっている。
加えて、電力スケーリングユニット(Power Scaling Unit:PSU)を搭載しており、ダイナミック電力とリーク電力の双方に対応する電力管理が可能で、複数のクロック・ソースや、DSPコアおよび命令やデータ・キャッシュといった主要な機能部分に関連した電力領域をサポートしている。
PSUは、フル・オペレーションから、デバッグ・バイパス、メモリ保持、そしてPSO(Power Shut-Off)まで複数のオペレーションモードをサポートするほか、AXIバスでは、データの取り扱いがない時にシャットダウンすることで、低消費電力を実現している。
