TSMC、2008年第2四半期業績と日本市場の動向に関する説明会を開催

小野寺氏に続き、TSMCジャパンのField Technical Support & Marketingディレクターの石原宏氏がTSMCが推進する「Open Innovation Platform(OIP)」および40nmプロセス以降の設計環境についての説明を行った。

半導体の設計コストは、0.13μmで1,000万ドル程度であったものが65nmプロセスでは4,500万ドル程度と微細化が進むごとに上昇している。また、そのプロセスに対応したEDAツールの開発や、性能重視のカスタム設計などへの対応などの課題が存在しており、「山積みの課題に対し、専業ファウンドリとしては、これまでのプロセスを用意して、それをカスタマが用いて設計し、ファウンドリにデータを渡して製造するということではなく、協業を行っていくことが重要。プロセス開発や技術の定義からカスタマに入ってもらい、ICデザインなどにファウンドリが関わる、といった取り組みが必要」(小野寺氏)とし、そうした取り組みを実現するためにOIPは必要となるとした。

OIPは、TSMCのカスタマならびにエコシステムパートナー(EDAベンダやIPベンダなど)を対象としたもので、設計から製品化までの期間短縮、投下資本収益率(ROI)の向上、無駄の削減などを目的としている。

「カスタマが製品を設計する上で、新機能を追加していくことを簡単にする」(石原氏)ために用いられる環境であり、エコシステム側では、先端プロセスで出てくる課題に対応したツールの開発の手助けを行うことを目的に協業が行われる。

OIPが必要となった背景には、「65nmプロセスあたりから歪み技術などが本格的に導入されたことにより、トランジスタの動きが周りの影響を受けるようになり、それをいかにシミュレーションで再現するか」(同)が求められるようになったものの、SPICEなどのツールがバージョンなどにより正確な値が出ないため、「提供するツールの精度を保証する必要があったため」(同)とする。

同社は2007年に、設計関連イニシアチブ「Active Accuracy Assurance(AAA)」を発表し、一定の精度基準を設けることでツールの作りこみを進める取り組みを開始した。OIPで提供されるEDAやDFMツール、2008年6月に発表した「Reference Flow 9.0」、そしてアプリケーションごとに使用されるIPをまとめた「Reference Product Platform」などすべての項目においてAAAは適用される。

Reference Flow 9.0は40nmプロセスの設計課題に対応したもので、動作電力の削減、スタンバイリークの低減のほか、マルチ電源の設計として従来のCPF(Common Power Format)に加えUPF(Unified Power Format)への対応などが図られている。

また、32nm以降のプロセスに対する歩留まり向上、設計コスト削減、開発期間短縮を目的としたDFMの進化版「Unified DFM (UDFM)アーキテクチャ」も2008年6月に発表している。UFDMの必要性について石原氏は、「(32nm以下では)通常のDFMではシミュレータ上のホットスポットと製造上のホットスポットに乖離が見られる場合があり、DFMでシミュレータを修正しても製造上では修正できない可能性が出てきたため、より高い精度のDFMが必要となった」と語る。

UDFMは、IC設計ツールチェーンに、ファクトリツールチェーンとプロセスモデルをそのままコピー(copy exact)することで、より詳細な実製造データへアクセスできる環境が提供される。これにより、シミュレータと製造のすり合わせが行われ、デザインエコシステムに精度をタイムリに提供することが可能になるという。

また、プロセス関連DFMデータとモデルに加え、相互運用性のあるAPIを備えた組込型DFMソフトウェアエンジン「DFM Unified engines」を集約した、DDK(DFM Design Kit)が含まれており、これをLPC(Lithography Process Check)やCMP、CAA(Critical Area Analysis)に用いることにより、高い精度でのチェックができるようになるとした。