Sandy Bridgeのコアの設計にあたっては、性能/電力を指標とする設計の見直しが行われた。性能が向上し、電力も減少するという"Really Cool"な機構と、電力は増加するがそれ以上に性能が上がる"Cool"な機構を洗い出し、効率の良いものから採用していったという。
"Really Cool"な改善は、x86命令から内部のuOP命令に変換した結果を格納するDecoded uOPキャッシュを装備したことである。
|
|
Decode uOPキャッシュの位置づけと効果 |
通常のx86命令の実行は命令キャッシュから読まれて青のブロックを通り、内部のuOP命令に変換されるが、Sandy Bridgeでは赤線のパスで変換結果のuOPを専用のキャッシュに格納する。命令の読み出し時にはこのuOPキャッシュが参照され、80%程度のケースはヒットとなりL1命令キャッシュからデコーダまでの青い箱のブロックは動作する必要が無くなる。結果として、動作する回路が減り電力が減るのと同時に、uOPキャッシュから短い時間でuOPを供給できるので性能も向上し、Really Coolになる。また、そのほかにも、Out-of-Order実行のやり方を改善して電力を減らすCoolな機構の装備などが行われている。
Sandy BridgeチップはIntelの32nmプロセスで作られている。CPU部分は超高速でリーク電流が少ないトランジスタが必要であり、グラフィックス部分は高速ではあるが、リーク電流が非常に少ないトランジスタが必要である。また、System Agent部は常に電源がオンの状態であり、超低リークが要求される。というように1つの半導体チップの中に各種の特性の異なるトランジスタを作ることが要求される。
今回の第2世代コアプロセサではDDR3メモリインタフェースとPCIExpressを内蔵することになったので、これらのI/Oが必要とするCPU電源より高い電圧で動作するトランジスタが要求され、従来に増して半導体プロセスの開発が難しくなったという。また、PCHがサポートする各種I/Oやアナログ機能に必要なトランジスタをCPUチップに集積することは半導体プロセス上、難しく、これらのI/OはPCHに残るということが続くと述べていた。
