Intelは、この問題を回避するために、上記のようにポリシリコンを使ってゲート電極を形成し、ソース、ドレインを作った後に、次の図のように、ポリシリコンゲート電極を除去し、その部分に最終的に使用するメタルゲート材料を埋め込むという手順を取っている。

IntelのGate Lastプロセス

ソース、ドレインを形成した後にウエファ全面に絶縁膜を形成し、それを研磨してポリシリコンのゲートを露出させる。これが左から2番目の図の状態である。そして、ポリシリコンを選択的にエッチングして除去し、High-K絶縁膜を露出させる。ここで全面にゲートメタルの層とゲートの電気抵抗を減らすためのアルミ(Al)の層を形成し、研磨を行ったのが右端の図である。但し、この図では省略しているが、N-TrとP-Trでは異なるゲートメタルが必要であり、最初はP-Trの領域をマスクしてN-Tr用のゲートメタルの層を作り、その逆の方法でP-Tr用のゲートメタルの層を作るという手順を使っている。このGate Last法は手間は増えるが、メタルゲート材料を高温に曝すことが無いので、材料選択の自由度が広がり、最適の材料を使えるというメリットがある。

このゲート絶縁膜の厚みであるが、物理的な厚みではなく、電気的に等価なSiO2の厚みを言うのが一般的である。Intelは、この45nmトランジスタのゲート絶縁膜の電気的な厚みを～1nmと言っている。

Intelは物理的な厚みは公表していないのであるが、チップの解体調査を専門とするChipworks社のレポートでは実測2.26nmとなっている。この厚みから推定するとIntelのHigh-K絶縁膜の比誘電率は9程度である。つまり、High-Kゲート絶縁膜を使うことにより物理的な厚みとしては、SiO2の場合の2倍強にすることができ、Intelの発表では、ゲートリーク電流は、N-Trでは1/25以下、P-Trでは1/100以下に減少させることができたという。

Intelの45nmトランジスタのもう一つの大きな特徴は、ストレスエンジニアリングによるドレイン電流の向上である。シリコンに強い力(ストレス)をかけて変形させるとバンドギャップ構造が変化して、電流の流れやすさが変わる。この現象を利用してドレイン電流を増加させる歪シリコン技術は、Intelでは90nm世代から導入されているが、45nmプロセスでは歪技術を更に改善し、前世代の65nmプロセスと比較して、P-Trのドレイン電流を大幅にアップさせている。次の図は、横軸に飽和ドレイン電流(Idsat)を取り、縦軸にOffリーク電流(Ioff)をとったグラフである。トランジスタのスレッショルド電圧(VT)を高めに設計すると、前述のようにリーク電流は減少するが、VDD-VTが小さくなるのでIdsatは小さくなるという関係にある。この図は、各種のVTのトランジスタを作り、それらのIoffとIdsatを測定し、それらを点としてプロットしている。この図によると、Ioffをチャネル幅1μmあたり1nAに抑えようとすれば、得られるIdsatは0.85mA程度で、Ioffを100nA許容すれば1.07mAのIdsatが得られるというテクノロジである。一方、左側の破線が2005年のIEDMで発表された65nmテクノロジの特性であり、Ioff=100nAで比較すると、約50%も大きい電流が得られている。

Intelの45nm P-TrのIoff-Idsat特性。(出典:Intel Technology Journal, Vol.12, Issue.2, 2008)

また、N-Trについても、次の図に示すように、P-Trほど大きな改善ではないが、10%強の改善が行われている。

Intelの45nm N-TrのIoff-Idsat特性。(出典:Intel Technology Journal, Vol.12, Issue.2, 2008)

このようにストレスエンジニアリングでドレイン電流を増加させると、これらの図に見られるように、その増加分の一部をIoffの減少に廻すことが可能になる。つまり、Intelの45nmプロセスは、High-K絶縁膜でゲートリークを減らし、ストレスエンジニアリングで性能向上だけでなく、Offリークも減少させているという優れものである。

Intelの45nmテクノロジのもう一つの大きな特徴は、ゲート電極の角が丸くならず、非常に綺麗な形状になっていることである。

45nm(左)と65nm(右)プロセスのSRAMのゲートパターン。(出典:(左)Intel Technology Journal, Vol.12, Issue.2, 2008、(右)65nmSRAMに関するIEDM2005発表資料)

この図に示すように、右側の65nmテクノロジのSRAMでは綿棒のようにゲートパターンの両端が丸まっているのに対して、45nmテクノロジでは露光パターンが小さくなったにも関わらず、四角い形状をしている。

露光光源のArFレーザの波長は193nmであるが、露光レンズとウエファの間を水で満たすと、ほぼ水の屈折率の分だけ等価的に波長が短くなる。この露光波長は、ウエファ上に図形を描く絵筆の太さのようなもので、波長が短くなければ細かい絵は描けない。このため、他社の45nmプロセスでは液浸のArF露光を使うプロセスが多いのであるが、Intelは太い筆のドライArF露光でこの形状を実現していることが謎であったが、今回、Intel Technology Journalで、この謎が明かされた。