さてそのQPIであるが、原則は20bitのBi-Directional Difference signalingである(Photo39)。転送速度とかバス幅に多少の違いはあるが、基本的な発想はHyperTransport Linkそのものと言ってよい。PCI ExpressのI/Fをそのまま使う(つまりConfiguration Registerの構造やMappingのアドレスなどを、PCI Express準拠にする)というあたりも、PCIのI/Fをそのまま持ち込んだHyperTransport Linkと同じだ。気になるのは、"QPI is not an I/O interface"といっている部分で、とりあえずPhoto38などを見る限り、全てのデバイスはEndpointとして動く様に見えるが、今後TunnelとかBridgeといったものを出すのかどうか、というあたりが今のところ見えていない。HyperTransport LinkもやはりI/O Busではない(Backplane Interconnectというあたりが一番正確な表現だろう)が、様々なものが接続されることを想定してDirect I/O ProtocolとHost Refrected Protocolをサポートし、Virtual Channelなども利用できる。このあたりがQPIでどの程度カバーされる事になるのか、は現状不明である。当座は不要だが、将来QPIベースのアクセラレータを使ってQuickAccessを提供しようとすると、こうした配慮は恐らく必要になるだろうと想像される訳で、ちょっと興味ある部分だ。

Photo39:ただしバス幅については5/10bitもサポートしている模様だ。この場合、転送速度は2分の1ないし4分の1で動作することになるだろう。

トポロジー的には、片方向当たり21対の信号線で構成される(Photo40)。Clockは(HyperTransport Link同様に)信号線とは別に供給される形になるため、分類としてはParallel Busという事になる。これは限定された接続を考えればそれほど不思議ではない。逆に言えば等長配線の必要が出てくるわけで、例えばここにRAMBUSのFlexPhaseに相当するようなSkew Cancelの機構が入るかどうかは定かではないが、少なくとも現在のQPIにはそうした機構は無さそうだ(Photo41)。デスクトップとかには問題ないだろうが、将来の4P以上の構成だと、配線の引き回しに色々困難が生じそうな気がするのは筆者だけだろうか? ちなみにQPIの取り回しに関するガイドラインも出ているが、がんばって等長配線しているようだ(Photo41)。この結果として、QPIはハイエンドとサーバーに限られてしまうことになるだろう。実際、製品ラインナップ(Photo42)を見ると、2008年第4四半期にリリースされるNehalem-EPとBloomfield、それと2009年に登場する最大8コアの製品にはQPI Linkが付くと明記されているが、Mobile & Desktop Client向け製品にはQPIの文字が無い。まぁこのQPIの制限を見ると、こうした形で製品が分化するのはやむをえない様にも感じられる。

Photo40:20対をまとめて1本のClock信号でカバーというのは、HyperTransport Linkよりも厳しい条件となる。HyperTransport Linkの場合は8bit毎にClock信号が入っており、かつデータレートはQPIほど高くない。結果として、Skewに関してはかなり厳しい条件が付けられるものと想像される。ちなみにClock信号がデータレートの半分、というのはHyperTransport Linkと同様だ。

Photo41:No Layer Transitions allowed(VIAなどを使って複数層にまたがって配線をするのを禁止)など、色々制限が厳しい。QPIを使う限り6層配線は必須となりそうで、逆に言えばメインストリーム向けの製品はQPIが搭載できないということになりそうだ。

Photo42:そうなるとMainstream/Mobile向けのCPUのInterfaceも当然変わる事になるが、これに関しては今のところ公式には何も語られていない。まぁGraphicsを統合するあたりで、従来と同じという訳にはいかないのだが。