将来のロジック半導体のチャネルへの採用に向けた2D材料の現状(3) 2D材料の実用化に向けた最大の課題

低性能プレーナーMX₂FETから得られた知見

2D材料のテンプレート成長とレイヤートランスファーは、300mmウェハ上に400℃未満の温度で高品質の2D材料層を堆積するアプローチである。テンプレート成長では、事前に定義されたテンプレートとなる基板(サファイアなど)を使用して、2D材料の成長を単一の結晶方向に導いた後、300mmウェハ表面全体に広がる極薄層を破損することなくターゲットウェハに移送する必要がある。

2024のVLSI Symposiumにてimec、は300mm MX₂ドライ転写プロセスフローを実証したことを報告した。これにより、99.5％を超すウェハ上の優れた均一性を備えた再現可能なプロセスが実現された¹²⁾。さらに、他のレイヤーアプローチと比較して、欠陥の数も減少することが確認された。

これらの結果を得るための鍵は、高性能ボンディング中のbond front initiationと呼ぶ貼り合わせ手法と、一時キャリアのリリース中のphotonic debondingと呼ぶ手法の採用である。bond front initiationは、最初にウェハの中心に結合力を適用することに基づいており、それがエッジに向かって伝播する技術。これにより、ボイド形成が軽減され、ボンディングの均一性が向上し、残留物がほとんどまたはまったく発生しないことが示された。

imecの300mm MX₂ドライトランスファープロセスフロー(bond front initiationとphotonic debondingを含む)。このテストビークルでは、Si/SiO₂がMX₂成長テンプレートとして使用された (2024 VLSI Symposiumで発表)

これにより、レイヤートランスファは2D材料堆積の実行可能なオプションになる。提案されたプロセスフローは、3D SoCおよびチップレット統合のコンテキストで、チップ業界でよく知られている300mm互換の製造ステップを使用する。　

実験室ベースのGAAナノシートにレイヤートランスファーを適用

imecでは、平面デバイスでのレイヤートランスファーから得た知識をGAAナノシートテストべヒクルに適用した。その結果、ラボベースのMX₂nFETは優れた適合性、均一性、層品質を備えていることがわかった。層転写はナノシートチャネル形成(つまりCFET)にとって興味深いアプローチであり、600℃未満の温度で行うのが望ましい。

さらに、2024年のIEDMにてimecは300mmターゲットウェハ上にレイヤートランスファーによって堆積された単層MoS₂チャネルを備えた機能的な積層ナノシートFETを報告した。このデバイスは、最先端のデバイスと比較して、同等のI_on(約451μA/μm)と記録的なオンオフ比(>10⁹)を示している。平面デバイスに基づく学習結果は、ゲートモジュールを含む重要なモジュール開発に使用された¹³⁾。

imecは低温での2D材料の直接成長を研究しており、これにより、より小さな選択された領域に堆積した場合にのみ高品質の層を実現できる可能性がある。