ルネサス エレクトロニクスは2月3日、CMOSのほか、BiCDMOSなどの各種プロセスに混載が可能な90nmプロセスを採用した1トランジスタタイプのMONOS構造フラッシュメモリ技術を開発したと発表した。
同成果の詳細は、米国サンフランシスコにて開催された半導体の国際学会「ISSCC 2016(International Solid-State Circuits Conference 2016:国際固体素子回路会議)」にて2月2日(米国時間)に発表された。
今回、新たに高温下での信頼性悪化を抑えるために、読み出し時の正電圧印加を不要とするアレイアーキテクチャ技術を開発したほか、新たにフラッシュメモリの書き換えパルスの生成を従来よりもスムーズに実現する「ASPC(Adatable Slope Pulse Control)技術」も開発。これによりメモリセルの特性悪化の要因となる電界の緩和が可能となり、ジャンクション温度(Tj)175℃の環境下における書き換え耐性1億回以上を達成したとする。
さらに書き換え時のパルス印加をASPC化したことで、パルス印加時の電流値をモニタし、最適なクロック周波数を自動切り換えする技術も開発。これにより書き換え時の消費電流98μA、書き換えエネルギー0.07mJ/8kBを達成したとする。
加えて、アイドルストップ機能によるエンジン停止時に、フラッシュメモリへの書き換え制御を自身で制御する「IPEMU(Idling Program Erase Management Unit)機能」も新たに開発。これによりフラッシュメモリ制御のために起動していたCPUやSRAMを停止することが可能となり、アイドル状態における消費電力を99%削減することが可能になったという。
なお同社では同技術を活用することで、高性能・高信頼性の車載アナログデバイス向けフラッシュメモリの実現が可能となるとしているほか、さまざまなプロセスへの搭載が容易であることから、IoTアプリケーションへの適用も期待できるとしている。
