Alteraは5月11日(米国時間)、同社の開発ソフトウェア「Qurtus II」向けに、階層型データベース(DB)生成エンジン「Spectra-Q」を発表した。

同エンジンは、Stratix 10やArria 10といった大規模ロジックエレメント(LE)を有する次世代製品の開発短期化を目指して開発されたもので、同日より提供を開始した「Qurtus II」の最新バージョン「v15.0」以降で対応するサブスクリプションとして提供される。

同エンジンを用いると、「Periphery Placer」、「Core Placer」、「Router」といった各コンパイルステージにおいて開始/停止が可能となり、より高精度な制御ができるようになるほか、各ステージでの再エントリとインクリメンタルな最適化が可能となる。

各コンパイルステージにおいて開始/停止が可能となり、高精度な制御を実施することができるようになる

また、階層型デザインフローの採用により、IPの再利用はもちろんのこと、再コンパイルする必要があるIPのみを選択してコンパイルを実行することも可能となったほか、異なる実装レベルのIPブロックを搭載することも可能となったという。

特定のIPだけ再コンパイルすることができるようになるため、コンパイル時間の短縮を図ることが可能となる

さらに、複数サーバにまたがる分散コンパイルが将来的に実施できるようになる予定で、ほかの高速化技術などと組み合わせることで、従来ソリューション比でコンパイル時間を1/8に短縮できるようになるとする。

各種のツール/機能を活用することで、FPGA開発におけるさまざまな作業を簡素化できるようになり、開発期間の短縮を図ることができるようになる

同エンジンは複数の機能を順次実装していく予定で、Qurtus II v15.0の提供と併せてアーリーアクセス向けに提供される主な機能としては「BluePrintプラットフォーム・デザイナ」が挙げられる。同機能は設計時にリーガルな場所にピンをドラッグ&ドロップで配置することで、個別のピン設定を不要かできるようにするというもの。物理的インタフェースの配置を簡素化することで、デザインイタレーション数を最終的には1/10に削減できるようになるとする。もちろん、100%のリーガルチェックが実行され、完成時にピンが正しい配置となっているかどうかを判断することも可能だという。

このほか、最新世代のHDL言語のほか、ソフトウェアエンジニアなどでも開発を容易に行うことを可能とする「A++コンパイラ for HLS」もサポート。これにより、OpenCLのほか、C/C++でのIP開発が可能となったとする。

C/C++を使った開発を可能とする「A++コンパイラ for HLS」。同社はこれまで、C/C++を用いた開発はサードパーティが提供するツールを用いて行ってもらいたい、というアナウンスを行っていたが、これで純正ツールによる開発が可能となる

なお、同社にてsenior director of Software and IP Marketingを務めるAlex Grbic氏は、「次のQurtus IIのバージョンであるv15.1の提供タイミングでさまざまな機能が追加されることになるほか、2016年には分散コンパイル機能など、より開発を簡素化し、開発コストを抑制できるようになる見通しだ。Alteraとしては、カスタマが投資を抑えつつ生産性を高めることができることは喜ばしいことだと思っている」とコメントしている。