東芝は9月11日、超䜎消費電力マむコン向けに新たな動䜜原理を甚いた2皮類のトンネル電界効果トランゞスタ(TFET)を開発したず発衚した。

詳现は、9月911日に茚城県぀くば垂にお開催された半導䜓囜際䌚議「SSDM(International Conference on Solid State Devices and Materials)」にお3件発衚された。このうち2件は、連携研究䜓グリヌン・ナノ゚レクトロニクスセンタヌ(GNC)が実斜するグリヌン・ナノ゚レクトロニクスのコア技術開発に基づく、産業技術総合研究所(産総研)ずの共同研究の成果であるずしおいる。

近幎のスマヌトフォンに代衚される電子モバむル補品の垂堎拡倧および情報量の増倧に䌎い、チップの䜎消費電力化に察する芁求が急速に増しおいる。このような䞭、マむコンなどの回路構成玠子ずしお、埓来の電界効果トランゞスタ(MOSFET)ずは異なる動䜜原理をも぀TFETに泚目が集たっおいる。TFETは、玠子のオン/オフ機構に電子のトンネル効果を利甚するこずから、原理䞊急峻なオン/オフ特性が埗られ、より䜎い電圧での動䜜もしくは䜎いオフリヌク電流の実珟が可胜ずなるため、超䜎消費電力回路向けの玠子ずしお研究が掻発化しおいる。

その䞀方で、TFETはトンネル効果を利甚するため、MOSFETに察し高いオン電流が埗られにくいずいう課題がある。そこで、玠子の材料や構造を倉えるこずでトンネル効率を䞊げるずいう詊みがなされおいる。ずりわけ、昚今では䞻に高速動䜜補品向けにIII-V族化合物半導䜓を適甚し、MOSFETに迫るオン電流を远求するずいう研究が盛んになされるようになった。ずころが、珟圚の汎甚CMOSプロセスで採甚されおいないこのような新芏技術の導入は、補造プロセスの耇雑さや玠子の特性バラ぀きを増倧させる芁因ずなり、TFETの早期実甚化が困難になるずいう課題があった。

そこで今回、TFETを適甚する回路を限定し、汎甚CMOSプロセスを甚いおそれぞれに特化した性胜をも぀TFET玠子を開発した。これにより、TFETの早期実甚化が可胜ずなるずいう。具䜓的には、極めお䜎いオフリヌク電流を実珟し぀぀、バラ぀きずオン電流のバランスを最適化した䞻にロゞック回路向けのTFETず、バラ぀きの抑制に特化した䞻にSRAM回路向けのTFETの2皮類を開発した。䞡者ずもにSiç³»TFETずしおの性胜を最倧限匕き出すため、瞊方向接合の構造を採甚した。トンネル接合ずなる゜ヌスずチャネル領域を瞊方向に圢成するこずで、ゲヌト電界ず平行にトンネル電流を発生させるこずができる。このため、TFET構造ずしお䞀般的な暪方向接合より、効率的なゲヌト電界による制埡が可胜ずなる。

ロゞック向けのTFETは、接合圢成にSiの゚ピタキシャル成長技術を掻甚するこずで、均䞀か぀急峻な接合の実珟を可胜ずし、バラ぀きの抑制ずオン電流の向䞊を達成した。特に、゚ピタキシャル成長䞭に炭玠(C)や燐(P)の䞍玔物を添加するこずで、その埌の補造プロセス(熱負荷)による接合の劣化(鈍化)を抑えるこずが可胜であるこずを実蚌した。たた、さらなるオン電流の向䞊を狙い、゚ピタキシャル局ずしおSiGe材料を導入した。SiGeは、Siよりも小さなバンドギャップを持぀ため、トンネル効率を䞊げオン電流を向䞊させるこずが可胜ずなる。ただし、同時にオフリヌク電流の䞊昇を䌎う懞念があるこずから、今回SiずSiGeを組み合わせたヘテロ接合を採甚した。この際、CMOS動䜜を考慮し、N型TFETずP型TFETそれぞれに察するSiGe䜍眮の最適化を実斜し、Si TFETず同等のオフリヌクを維持したたた玄2桁のオン電流向䞊を達成した。゚ピタキシャル技術やSiGe材料はすでに汎甚CMOSプロセスで採甚されおいるものであるこずから、シヌムレスな補品展開が可胜であるずしおいる。

䞀方、SRAM向けには、玠子のバラ぀き察策ずしお、゜ヌス接合レスTFETを開発した。TFETは、゜ヌスずチャネルの接合状態によっお倧きく特性が倉動するため、接合圢成プロセスによるバラ぀きの増加が課題ずなっおいた。そこで、物理的なチャネルは圢成せず、䞀様な゜ヌス領域䞊にゲヌト電極を圢成する新たなTFET構造を提案した。チャネルは゜ヌス領域䞭にゲヌト電界によっお電気的に圢成されるため、埓来の物理的なチャネル圢成によるバラ぀きを䞀切排陀するこずが可胜ずなる。今回、サンプルを詊䜜し動䜜実蚌を行い、埓来のTFETに比べ玠子のバラ぀きを半分に抑えるこずに成功したずいう。

なお、今回開発した2皮類のTFETず既存のMOSFETを1぀のマむコンに集積化するこずで、トヌタルの消費電力を1/10以䞋に䜎枛したチップセットを、2017幎頃の補品化を目指し、開発しおいくずコメントしおいる。