Xilinxは10月23日(米国時間)、同社のFPGA開発ツール「Vivado Design Suite」向けUltraFAST設計手法を発表した。
通信や医療、防衛、民生用などのアプリケーションで使われている先進的なアルゴリズムでは、複雑性やパフォーマンス、消費電力の限界を押し広げることが可能なデバイスやデザインツールが必要となるだけでなく、同時により高速で予測可能なデザインサイクルも欠かせない。実際、複雑なASICやSoCと同様、似たようなハイエンドデザインプロジェクトであっても、デザインの生産性とスケジュールが数週間から数カ月までばらつく場合がある。この状況を受けて開発された、今回の設計手法は、ボードプランニングからデザインクリエーション、IPインテグレーション、インプリメンテーション、プログラミング、ハードウェアデバッグにいたる、デザインのあらゆる側面をカバーする。
Vivado Design Suite 2013.3リリースでは、DRC(デザインルールチェック)の提供によりデザインサイクルの最初から最後までエンジニアをガイドし、設計手法の自動化を実現した。このリリースには、HDLおよび制約用の各種テンプレートが含まれており、設計品質を高められる。UltraFast設計手法は、ユーザーガイドを参照する他、インストラクターやビデオによるトレーニングも利用できる。また、採用を容易にし幅広い実装を可能にするサードパーティツールおよびIPを活用することも推進している。さらに、デザインサイクルを加速し予測可能とするため、エコシステムのアライアンスメンバー企業と協力し、UltraFastガイドラインを各企業のツールやIPに統合する作業を行っている。
なお、UltraFast設計手法は、同社のFPGAとAll Programmable 3D ICをターゲットとしており、今後のリリースではAll Programmable SoC向けの拡張機能が提供される予定。
