Xilinxは、Forward Error Correction(FEC)IPコアを拡充して提供を開始したことを発表した。
FECは、冗長なデータを送る送信側(トランスミッタ)と、見かけ上誤りが一切含まれていないようにデータ部分のみを再生する受信側(レシーバ)との間で誤り制御を維持することで、伝送距離の長延化に伴うSN(信号対ノイズ)比の低下によって発生する誤りを制御することを可能とし、信号をより長い距離の伝送においても、遠端で同じ誤り率を維持できるコーディングゲインを得ることを可能とするもの。
新たに提供を開始したものには、標準FEC(GFEC)、拡張 FEC(EFEC)および高利得(High Gain)FEC ソリューションが含まれており、これらは、信号伝送における誤り制御を提供し、伝送経路の再生中継(ホップ)数を減らす形で伝送距離を長延化することが可能となるため、通信事業で負担となる設備投資および運用コストの削減を可能にすると同社では説明している。
これらのFECコア(2.5G/10G/40G/100Gアプリケーション向けGFEC IPコア、10G向けEFEC IPコア、および100Gアプリケーション向けのXilinx Extended FEC(xFEC)IPコアなど)は、競合のIPコアに比べて使用するシリコン面積を小さく抑えることができるように設計されており、現在、2013年第2四半期の提供開始を目指して最先端アプリケーション向けに400G GFEC IPコアの開発が進められているという。
なお、ITU G.709規格に準拠するOTU1/2/3/4(2.5G/10G/40G/100G)GFEC IPコアは、すでに提供を開始しており、Xilinx 100G Extended FEC(xFEC)は2012年12月より提供を開始する予定だという。また同社では、ユーザーからの要望をベースにその他のEFEC IPコアのインプリメンテーションも行っていくとしている。
