Xilinx、SSIを利用したVirtex-7 2000Tの出荷開始を発表

米Xilinxは10月25日(米国時間)、SSI(Silicon Stacked Interconnect) Technologyを利用したハイエンドFPGAである「Virtex-7 2000T」の出荷を開始した。これに先立ち、ザイリンクスにて本社のSteve Douglass氏(Photo01)が同製品の特徴などを説明する記者発表会が開催されたので、ここでの情報を元に製品紹介を行いたい(Photo02～04)。

SSI Technologyそのものは昨年説明されたものである。要するに複数スライスに分割されたFPGAのダイを、SiliconベースのInterposerで接続するという、いってみればFPGAのMCMである。

昨年の時点で、量産製品は28nmプロセスを使ったものになることは明らかになっていたが、これが実際にVirtex-7 2000Tという形で登場したことになる。同製品の最大の特徴は、これにより2000K LCという巨大なサイズが可能になったことだ(Photo05)。従来製品は?というと、例えばVirtex-6の場合、Virtex-6 LXTで最大758K LC程度だから、ほぼ3倍近くに容量が増えることになる。Virtex-7の世代でも、モノシリックの従来型製品は今のところ980K LC程度とされているから、ほぼ倍増である。

面白いのはここからである。まず内蔵するDSPを比較した場合、Virtex-7 HTクラスを4つ持ってくるよりもVirtex-7 2000Tを使ったほうがより性能が出る(Photo06)上、消費電力が低くなる(Photo07)と紹介されている。実際、今回はVirtex-7を搭載した評価ボード(Photo08)を使い、ここでフルに駆動するとシミュレーションでは22.7Wあまりを消費するという結果が出ている(Photo09)が、実際には20W弱で駆動できる様子が示された(Photo10)。

製品の特徴に関して(Photo11)も興味深い。消費電力は先に紹介した通りで、最大でも30W以内である。ASICゲートについては一応「控えめに」ということで1LC≒10 ASIC Gate換算として示している。開発期間などは次のスライドに譲るとして、市場投入時期である。今回は出荷開始のアナウンスであるが、これはいわゆるES品としての扱いである。実はXilinxは同社が"Alpha Sampling"と呼ぶ、特定の顧客に対する限定的なES出荷を2011年9月27日に開始しており、今回の出荷はもっと広い範囲の顧客に対するEngineering Sample(ES)出荷である。量産品に関しては、やっとTSMCが28nmの量産を開始したというアナウンスが24日に出たばかりであり、この量産品の品質確認などの作業はこれからということになる。Xilinxが利用する28nm HPLプロセスは、当面はXilinxだけが利用するものなので、検証には余分に時間が掛かると思われる。そんなこともあって、今回のVirtex-7 2000Tの量産出荷は2012年第4四半期を予定しており、それが「2年以内」という表現になるわけだ。

ちなみにモノシリックタイプの製品が出るのはさらに1年ほど後送りとなる。これは専らダイサイズの問題で、980KのLCを持つVirtex-7 HTクラスはYieldが上がらないため、当面製造が間に合わないとしている。Douglass氏によれば、980K LEというサイズは28nmの露光装置のレティクルの限界から決まったそうで、その意味では最大規模のダイということになる。対してVirtex-7 2000Tの場合、各々のスライスは500K LEだからサイズは小さく、その分Yieldを高めやすいということだそうだ。

次が開発である。Photo11に開発期間が1/3とあるのにこちら(Photo12)では開発期間が1/4とあるが、これはコンパイル時間のTypoである。要するにRTLからレイアウトを行うのに、2000K LCに対して行うのと500K LC相手に行うのでは、当然後者の方が4倍早いことになる。SSIはあくまでインターポーザであって、論理的にはVirtex-7 2000Tは500K LCのFPGAが4つ並んでいる形だから、この結果として機能そのものも初めから4つに分割してそれぞれを1つのスライス内部で完結させる必要がある。これは逆に言えば複数のスライス上でのレイアウトを同時に行えることにもなるし、LCの数が少なければその分レイアウトも高速に行える道理だ。こうした事により、トータルでは1/3の開発期間に短縮できる、という話である。ちなみに機能を複数のスライスに分割したり、またスライス間での連携を取るためのツールも提供されるという話であった。

ただこの結果として、どうしても500K LCでは収まらない&機能分割が難しいIPをインプリメントする場合には、Virtex-7 2000Tでは対応不能で、より大きなLCを持つモノシリックなFPGAを選ぶということになる訳だ。

ちなみに今後も積極的にSSIを使ってゆくとしており、今回はインプリメントしていないが、例えばFPGAのスライスに加えてSerDesのみを搭載するといった形で自由に機能ブロックを組み合わせた製品も今後は考慮してゆく、という話であった(Photo13)。