ルネサス エレクトロニクスは、W-CDMAや、次世代高速データ通信規格「LTE」などの複数の無線規格に対応するマルチモードRF IC向けに、送信回路で求められる広範囲送信出力制御と、低送信雑音を両立するCMOS可変利得増幅回路技術を開発したことを発表した。同技術の詳細は、2010年6月15～17日に米国ハワイ州で開催された半導体デバイスに関する国際会議「VLSI技術シンポジウム(2010 Symposium on VLSI Technology)」にて17日(現地時間)発表された。

ルネサス エレクトロニクスが試作したチップ(3つのCMOS可変利得増幅回路を含む送信回路)

今回開発された技術の特長は大きく2つ。1つは、電圧利得が1/2(6dB)ずつ異なり、入出力端子が共通の増幅器(6dBステップ増幅器)を18個使用し、デジタル信号でそれぞれの増幅器をON/OFF制御。ここで、全体の電圧利得はスイッチがONとなる増幅器の電圧利得の和となり、以下のようにスイッチ制御できるようになる。

  1. 78dBの大まかなステップ制御は、13個(=78dB÷6dB)の6dBステップ増幅器を6dBごとに切り替え
  2. 1の6dBの間における細かいステップ制御は、連続する5個の6dBステップ増幅器をON/OFF制御することによって実現

この1と2より6dBステップ増幅器は65個(=13×5)必要となるが、動作がどちらも6dBステップ増幅器を利用していることに着目すると、必要な増幅器の個数が18個(=13＋5)で済むこととなる。また、この増幅器の共用化は素子バラつきによる利得制御精度の劣化を防ぐことが可能という特長がある。

2つ目として、1つ目の利得制御方式をCMOS回路で実現するため、18個の6dBステップ増幅器を電圧電流変換器と抵抗減衰器を組み合わせて構成したことが挙げられる。

RF信号処理において、素子や配線の寄生容量が利得損失の1つの要因になるため、6dBステップ増幅器の構成に注意を払う必要がある。また、RF ICは、高利得時は大電流を必要とするが、低利得時は消費電力削減のため、低消費電流化が求められる。これら2つの課題を解決するため、以下の2つの構成の併用が取り入れられた。

  1. RF帯でも高精度6dBステップ電圧減衰が実現可能なR-2R抵抗ラダー減衰器を採用
  2. 低利得時の低消費電流化のため、上位4個の6dBステップ増幅器は、同一の電圧電流変換器を8、4、2、1個と並列接続

これらの構成方式を採用することで、増幅器1段でW-CDMA、LTEで規定されている74dB可変範囲で1dBステップの送信出力制御に対応可能な可変範囲78dB、利得制御精度0.27dBを達成、低利得時の低消費電流化も可能となった。

なお、同社では、同技術は、今後のSAWフィルタレス対応のマルチモードRF ICの実現に貢献する技術として期待できるとしている。