MOSFETの構造と特性

電子はソースからドレインに向かって流れるので、この距離をチャネル長と呼び、Lで表す。そして、電子の流れる領域の幅をチャネル幅と呼びWで表す。このMOSFETの場合、ゲート電極とチャネルの間の静電容量Cgは{εox×L×W}/Toxで表される。ここでεoxはゲート酸化膜の比誘電率、Toxはゲート酸化膜の厚みである。そして、この平行板キャパシタに掛かる電圧はVg-Vtであり、Cg×(Vg-Vt)がチャネルに存在する電荷となる。

そして、このチャネルの電荷をVdd/Lの電界で加速して移動させることでドレイン電流が流れる。途中の詳細は省略するが飽和ドレイン電流は{(Bn×W)/2L}×(Vg-Vt)²となる。ここでBnはεox/ToxとVdd/Lの電界に対する電子の動きやすさ(移動度)に比例する係数である。

なお、ここまでの説明はN型のMOSFETで行ってきたが、P型のMOSFETの場合は、ソース、ドレイン領域は正孔が大量に過剰なp⁺で作られ、チャネルは少し電子が過剰なn^-で作られる。そして、ソースの電位を0Vとして、ドレインに負の電圧を与えた状態で、ゲートに負の電圧を掛けるとチャネル表面の電子が押しのけられて、p^-に変化することによりドレイン電流が流れる。ということで、N型MOSFETに対して、シリコンに添加する不純物のp、nが逆となり、ソースを基準としたドレイン、ゲートの電圧の正負が逆になり、ドレイン電流の向きが逆になる。

この電圧、電流の向きが逆になることを除けば、先の飽和電流の式はP型MOSFETにも適用できるが、係数が異なってくる。係数Bの内のεox/Toxは同じであるが、電界に対する正孔の動きやすさ(移動度)は電子の移動度とは異なる。電子と正孔の移動度は物質や結晶方向によって変わるが、シリコンを使う一般的な半導体プロセスでは、電子の方が正孔より2倍程度動きやすい。このため、P型MOSFETの比例係数Bpは寸法が同じとすると、Bnの半分程度の値となる。

ただし、最近ではチャネル領域に強い圧縮力や引っ張り力を掛けて結晶を歪ませることにより、電子や正孔の移動度を改善する歪みシリコンというプロセスが使われるようになっている。この歪技術を使った場合、正孔の移動度の改善比率の方が電子の移動度の改善より大きく、Bn/Bpは従来の2.0から低下し、IEDMという学会での発表によると、Intelの32nmプロセスでは1.2程度になっている。

また、図1.3では飽和領域ではドレイン電流は一定となっているが、実際には、ドレイン電圧が上がると、ゲート電圧を上げたのと同様にチャネルの電荷に影響を与えるという効果があり、ドレイン電圧の増加によりドレイン電流は増加する。ということで、前述のIntelの論文に示されたN型MOSFET、P型MOSFET(図ではNMOS、PMOSと表記されている)の特性は図1.5のようになっている。

なお、この図で横軸はドレイン電圧、縦軸はドレイン電流で、それぞれのカーブは0.1Vごとのゲート電圧の場合の特性を示している。また、P型MOSFETのドレイン電流は絶対値になっている。