半導体産業を支えるファウンドリ

Taiwan Semiconductor Manufacturing(TSMC)は6月28日、横浜で開催したプライベートカンファレンス「TSMC Technology Symposium Japan 2019」の開催に合わせて、メディア向け説明会を開催。これからの技術の方向性などを示した。

  • TSMC

    TSMCの5nmプロセスを用いて製造されたデモ用300mmウェハ

スマートフォンやパソコン、自動車、家電、ロケットにスーパーコンピュータ、ありとあらゆる電気を使って動く機器の中心で動く半導体の性能向上を支えてきたのは、Intelの共同創設者の1人であるゴードン・ムーアが1965年に提唱した、いわゆる「ムーアの法則」であり、それを実現するべく開発されてきた半導体素子(トランジスタ)をより小型化し、集積度の向上を可能にするプロセスの微細化技術と、それを実際に量産現場で実施することを可能にする生産技術である。

トランジスタの搭載数が増加するにつれ、設計は複雑化。それを支援するためのさまざまなソフトウェアが誕生し、また製造に必要な装置の数や材料の種類も増加。そうした動きに合わせて、かつてAMDの創業者のジェリー・サンダースに「半導体の男だったらファブを持て」と言わしめた半導体業界も、設計そして製造にかかるコストが増加の一途をたどった結果、工場を1棟建てて、先端プロセスの生産が可能な装置を取り揃えようと思うと、今では最低でも数千億円規模の投資が必要となってしまった。

そうした動きの中で生まれてきたのが、半導体の設計だけを行うファブレスと、そうしたファブレスが設計した回路データをもとに、実際に製造を請け負うファウンドリという水平分業体制で、大量生産がものをいう半導体メモリ以外を販売する半導体メーカーの多くが自社で工場を持たずにファウンドリに生産を委託するようになっており、かのジェリー・サンダースも最近では「今では半導体の優れたリーダーはファブレスじゃなくちゃだめだ」と語るようになってきた。

  • TSMC

    TSMCがファウンドリとして設立された1987年までは自社で設計から生産まで行うIDM(垂直統合型)が半導体企業であったが、そうしたIDMも近年は生産の柔軟性の確保や、アセットライト志向などからファウンドリの活用を進めるようになってきた (資料提供:TSMC)

TSMCは、そうしたファウンドリの草の根の存在であり、ファウンドリ業界における市場シェアは約半分と、圧倒的な存在感を見せ付ける。その最大のポイントは、先端プロセスの提供と、それを利用する顧客が要求するだけの生産を可能とするだけの生産量を確保できるだけの工場を有していること。その生産能力は、生産能力で2位の半導体企業と比べても倍以上(半導体メモリの生産能力を除く)と、圧倒的であり、いまや同社を活用する企業は480社以上(2018年の間に同社を活用した顧客企業の数)であり、1週間に1社のペースで新規顧客を獲得する勢いで現在もその数は増加しているという。

  • TSMC
  • TSMC
  • TSMCの設備投資額の推移と2018年の顧客数、生産品種、ならびにそのために適用した技術の数 (資料提供:TSMC)

面白いのは、先端プロセスが立ち上がると、それが即座に同社の売り上げの軸となっていく点である。2019年時点で同社が提供している最先端のプロセスは7nm(N7。あくまで同社が提供しているプロセス名で、かつてITRSなどが定義していたプロセスノードとは異なる)だが、立ち上がった2018年の第3四半期の段階で売り上げの11%を占め、同第4四半期には23%と急拡大を遂げている。2019年の見通しについて、同社のコーポレートコミュニケーション部門シニアディレクタのエリザベス・サン氏は、「2019年第4四半期には売り上げの30%を占めるまでに成長する見通し。通年でも売り上げの25%を7nmが占めると見ている(2019年第1四半期の売り上げシェアは22%)」と、高い引き合いであることを説明する。

  • TSMC
  • TSMC
  • TSMCの売り上げ推移と、売り上げにおける各プロセスの比率。先端プロセスが立ち上がると一気にその比率が増えていくことがうかがえる。ちなみに、フルキャパシティまでの立ち上げ期間だが、28nmでは20ヶ月かかったものが、7nmでは3ヶ月であったという (資料提供:TSMC)

プロセスの微細化だけではないTSMCの成長を支える先端技術

7nmの好調さをうたうTSMCだが、次なる微細プロセスの提供もすでに準備を整えつつある。同社は2019年4月に次世代プロセスとなる5nm(N5)のリスク生産を開始し、2020年の上期から本格的な量産に移行する計画を打ち出している。また、N5をより最適化することでパフォーマンスを向上させたN5P(5nm+/N5+)も2021年上期より量産展開することを予定している。

  • TSMC
  • TSMC
  • N7にはEUVを適用することで最適化が図られたN7+というプロセスも提供される。また、5nmプロセスでも性能向上を図った改良版となるN5Pの提供が予定されている (資料提供:TSMC)

他のファウンドリに先駆け、先端プロセスを提供し、多くの受注を獲得し、さらにその差を広げていくのが同社のビジネス手法と言えるだろう。しかし、その微細化プロセス技術でTSMCに追いつけ、追い越せとばかりに積極的に開発を進め、TSMCに先んじて提供を行おうという企業が出てきた。Samsung Electronicsのファウンドリ事業部(Samsung Foundry)だ。Samsungも7nmプロセスの提供を2018年10月より開始しているほか、2019年4月にはEUV露光装置を活用した5nm FinFETプロセスの開発が完了したことをアナウンス。顧客の要望に応じて6nmプロセスの提供も行っていくことを明らかにしている。また、そのロードマップとしては4nmプロセスならびに3nmプロセスの提供にも意欲を見せており、併せて顧客の獲得に向けた積極的な営業活動も展開しているようだ。

そうしたSamsungの動きに対して四つに組む姿勢を見せるTSMCもN7のシュリンク版ともいえる6nm(N6)のリスク生産を2020年第1四半期に開始することを明らかにしているほか、水面下ではSamsungと同様に3nmプロセスの開発が進められており、2nmの研究についても進めて行くようだ。

ただ、「イノベーションとしては、新素材や新アーキテクチャの導入、そして基盤となるロジックプロセスに付加されるべきスペシャルなプロセスの拡充も必要になってくる」と、同社ビジネスディベロップメント担当バイスプレジデントのケビン・ジャン氏は語る。実際、10年以上前からTSMCは単なるロジックプロセスのみならず、アナログプロセスやRF、イメージセンサなどのプロセスも提供してきており、継続してその性能向上に努めてきた。

  • TSMC

    ロジックプロセスを中心に、そのロジックプロセスを支えるSpecial Processも用意することで、カスタマのニーズにしっかりと応える取り組みは、10年以上にわたって続けられてきた(Embedded DRAMなども記載されていたときもあった) (資料提供:TSMC)

例えば組み込みフラッシュ技術としては、車載向けフラッシュ混載プロセス技術として28nm品が2020年より本格量産を開始する予定のほか、従来のフラッシュメモリ技術(ESF3)のみならず、ReRAM(RRAM)やMRAMについての研究開発も進められており、いずれも40nmならびに22nmのクオリフィケーションを終えた段階であり、こうした新技術を活用していくことで、20nm以下の組み込みフラッシュプロセスを提供していきたいとしている。

  • TSMC

    TSMCがSpecial Processと称する技術の具体例。ロジックと組み合わせて活用することもある (資料提供:TSMC)

また、近年の同社の成長を牽引してきた1つに3D IC技術がある。Xilinxなどが活用しているメモリとプロセッサなどを1パッケージに集約する2.5D技術「CoWoS(Chip-on-Wafer-on-Substrate)」と、AppleがiPhone 7/7Plusに採用して一躍話題になった一般的にはファンアウト型ウェハレベル・パッケージング(Fan-Out Wafer Level Packaging:FOWLP)と呼ばれる「InFO(Integrated Fan Out)」をこれまでにも提供してきたが、現在はさらに、異なるプロセス技術で製造されたヘテロジニアスなチップを、TSV(Through Silicon Via)やchip-on-waferボンディングプロセスを活用して1パッケージに統合する「SoIC(System-on-Integrated-Chips)」や、ダイ積層技術であるWoW(wafer-on-wafer)といった次世代3D IC技術の開発も進めており、ジャン氏は「技術開発が進めば、将来的には2層ではなく、3層以上のマルチプルレイヤを実現できる可能性もある」と、将来的には1チップで文字通りのSoC(System on Chip)が実現できる可能性を示唆している。

  • TSMC
  • TSMC
  • 3D IC技術の研究開発も長年にわたって行っており、CoWoS、InFOともに派生系が生まれている(InFO oSはサブストレートの上にSoCを複数搭載することでモバイル向けながら高性能を実現する、InFO MSはHBMとSoCの集積、InFO PoPはInFOパッケージの上に別の半導体パッケージを搭載。このほかにもさまざまな技術が開発されている)。こうした技術の発展系としてSoICやWoWなども開発が進められている

こうした技術の活用先としては、InFOがスマートフォン、CoWoSはHPCなどが中心となってきた。SoICやWoWもHPC関連での活用が想像される。サン氏も「HPC分野は将来的にTSMCの収益の最大化に貢献する市場」と語っており、その期待の高さがうかがえる。ただし、2020年以降、5Gが本格化するスマートフォン市場も盛り返していくことが予想されるため、HPC市場が数年程度で最大のアプリケーション分野になる、ということはないようだ。

  • TSMC

    HPC関連が伸びてきており、2019年第1四半期ではアプリケーション別売り上げのコンピュータ関連の9割以上がHPCという状況のようである (資料提供:TSMC)

なお、同社のグローバル市場の売り上げにおける日本のシェアはこの10年ほどの間、4~6%前後で推移しているが、同社の売り上げ自体は年々増加してきており、それに併せて日本市場の売り上げも拡大してきたといえる。日本法人であるTSMCジャパン代表取締役社長を務める小野寺誠氏によれば、「スマートフォン関連と自動車関連が現在、引き合いが強い」とするほか、「半導体はこれからも確実に伸びていく市場。日本の顧客の中にも長年にわたってお付き合いをさせていただけるような企業もでてきた。今後もより多くの顧客とWin-Winの関係を構築できるように取り組みを進めていきたい」(同)ともしており、最近では大手だけでなく、中堅中小といった企業との取引の増加にも手ごたえを感じているようだ。ファブレス不毛地帯と言われてきた日本で、ファウンドリビジネスを成長させるための地道な取り組みが、実を結んできたと言えそうである。

  • TSMC
  • TSMC
  • CoWoSならびにInFO技術を活用した各社のチップ

  • TSMC

    AMDのCoWoSの活用例。1つのSoCと4つのHBMを1チップ化

  • TSMC

    XilinxのInFO MSの活用例