PCI-SIG、PCIe Gen4やOCuLinkの進捗を紹介 - M.2の新たな仕様も公開

2015年もSanta Claraで恒例のPCI-SIG Developers Conferenceが開催されたらしい。「らしい」というのは、今回同じタイミングでFTF(Freescale Technology Forum)も開催されており、筆者はこちらに参加していたためだ。しかもPress Conferenceの開催された時間はばっちりFTFの基調講演と重なっていて、電話会議ですら参加できなかった。ただ終了後にPCI-SIGより資料だけいただくことができたので、これを基にUpdateをお届けしたい。

Overall

2012年ころからPCI-SIGは方向性を「High Speed I/O」から「Low Power I/O」へと明確にシフトし始めた。要するにPCI Express 3.0の完成で一応High Speed I/Oについてのめどが立ち、ここからはPCI Expressをベースとしたより広範囲なI/Fの適用、それとともに低消費電力化が焦点になっている(Photo01)。

Photo01:最近は小型機器上に実装される周辺I/OチップがほぼPCI Express(か、I2C/SPI/USB)などのSerial I/Fになってしまった。要するにPCIは配線の多さが嫌われつつあるということで、それもあってある程度高速なI/O用途向けはPCI Expressでほぼ一本化されつつある

これにむけてPCI-SIGでは、さまざまな取り組みを行っているわけだが、今回PCI Express 4.0でQuarter Swingがサポートされることが明らかとなった(Photo02)。

Photo02:要するに振幅の幅を狭めることで消費電力の低減とついでに高速化も狙える。L1 SubStateに関しては以前の記事を参照されたい

さらに、M-PHYのサポートや新たなフォームファクタへの対応(Photo03)を積極的に推進し、PCI Express 4.0の制定と合わせて作業を進めている(Photo04)という。これにより、"従来の枠を超えた「PCIe Ecosystem」を構築したい"とPCI-SIGでは考えているようだ(Photo05)。

Photo03:この話そのものにはさして目新しさはない

Photo04:SFF-8639に関してはこちらを参照。基本的にはOCuLinkとPCIe 4.0以外はすべて「作業完了」したものである

Photo05:従来のマーケットが左の大きな白丸で、右の小さなものはM-PHYに対応したM-PCIeでカバーされる範囲だが、これらを包括してもっと幅広い範囲(紫の大きな楕円)にエコシステムを広げたいと願っているようだ

Photo06が全体としてのまとめであるが、PCIe 4.0とOCuLinkの進展に加え、M.2の新しい仕様(BGA Form Factor)やSFF-8639ベースのU.2が追加されたのが、主なトピックということの模様だ。

Photo06:全体のまとめ

PCI Express 4.0のメインターゲットはStorage系統

さて、以下もう少し細かい話を。残念ながら会場でキーパーソンに話を聞く機会が無かったので、実際のところPCIe 4.0がどう進展している(orいない)のかの感触をつかむことはできなかった。

ただ、PCIe 4.0に関する説明(Photo07)を読むと、Revision 0.7が2015年の第4四半期、Revision 0.9が2016年後半ということで、どう考えてもRevision 1.0が出るのは2017年にもつれ込むことになりそうだ。PCI Express 3.0が制定されたのは2010年11月のことだ。それから実に6年以上も掛かって実現される形となる。

Photo07:2014年の話だと、2014年後半にRevision 0.5という話だったから、そこからはだいぶ進んだというか

もう少し詳しく見ていくが、Target ApplicationからGPUがきれいに抜け落ちているのは当然であろう。実際、GPGPU的な使い方をしない限り、PCIeの速度はGPUの性能にほとんど影響ない。

考えてみれば当たり前の話で、ローエンドカードはともかくハイエンドカードは現在でもローカルメモリの帯域が300～500GB/secある。2017年だとこれが恐らく1TB/secに達するだろう。その位の帯域が必要なGPUに対して、x16の帯域が32GB/secから64GB/secになったところで影響はほとんどない。というか、GPUの稼働中に直接PCIe経由でホストをアクセスしたりはしない。

したがって、利用されるターゲットは一部のGPGPUに加えて、Storage系統となるだろう。例えばM.2とかU.2といったストレージ向けには、今の2倍の帯域というのは魅力的なスペックになるだろう。逆にいえば、PCのプラットフォームがどこまでPCIe 4.0を真面目にサポートするのかはちょっと怪しくなってきたといえる。

詳細な情報がやっと出てきたOCuLink

これも話題が出たのは2012年のことだから、もう3年が経過したことになる。ずいぶんと手間取った感はあるが、やっと詳細な情報が出てきた(Photo08)。

Photo08:やっと具体的な寸法が出てきた。コネクタの大きさはUSBのStandard-Aとほぼ同程度、と考えれば良い

これによると、すでにRevision 0.9の評価中であり、特に問題がなければ2015年第3四半期中に標準化が完了することになる。I/F的にはThunderbolt 3とやや競合する感じもあるが、OCuLinkの方が低価格で、しかもGen4までスケールするあたりが差別化のポイントだろう。

PCI-SIGではPCや液晶などの用途も考えている(Photo09)様だが、現実問題としてこちらのマーケットはThunderbolt 3が入り、OCuLinkはむしろ、Add-in CardとかStorage System、External Expansion Boxなどに使われるのではないか? という気がする。

Photo09:価格面からいえばThunderbolt 3よりも魅力的だが、あっちは恐らくAppleが全面的に推してくるわけで、これが普及への大きな原動力になりそうだ

Thunderbolt 3と異なり、別途コントローラなどは必要ないので、極端なことをいえばPCIe Slotから直接配線を引っ張り出してOCuLink Cableにつなぐことも可能であり、そうした自作パーツなどがマニア向けに出てきそうではある。

M.2にさらに小型のBGA Form Factorが追加

Overallのところでちょろっとだけ書いたが、M.2に新しくBGA Form Factorが加わった。これが何か? についてPCI-SIGのプレゼンテーションには一切記載されていないので不明である。ただ、実は2014年に開催されたFlash Memory Summitで、IntelのBecky Loop氏(Principal Engineer, PC Client Group)がPCIe BGA SSDというタイトルでこれに関して触れているのでついでに紹介したい。

このフォームファクタは、「M.2ですらまだ大きい」という要望に応えたものである。Photo10は従来型のM.2 SSDを10inchの2in1 PCに搭載した場合で、全体の15%近い面積をSSDが占めるという。ところがM.2からコネクタを廃してBGAの形で実装できれば、ほぼNAND Flashの面積そのものに近いところまで底面積を削れる(Photo11)ということらしい。

Photo10:もっとも実際には高さ方向でゆとりがあるから、M.2 SSDの裏に別のものを仕込む事は不可能ではないのだが、2in1だと厚み方向のゆとりも乏しいから何とかしろということなのだろう

Photo11:厚みも0.5～1.5mm削減できるというのはこのクラスの2in1やTabletなどでは重要なのだろう

もちろんその場合、SSDの容量はかなり小さいものに限られる。そのため、ある程度の性能が必要なデバイスには適さないケースもある。Loop氏は、2in1 PCと7～10inch TabletにこのBGA Form Factorが適当という見解を示している(Photo12)。

Photo12:「いっそ直接Flash Memory実装すれば」といいたくもなるが、I/Fの互換性を保つことは重要で、電気的にはM.2を維持しつつ物理形状をBGAにしたものが求められるわけだ

このM.2 BGA Form Factor、Photo06を見る限り、おおむねピン配置などは決まりつつあるようだ(そもそもLoop氏がこういう発表をするあたり、Intelがある程度草案を作って提案を行っているものと思われる)が、現時点ではその仕様などは公開されていないしECNも特には見当たらない。ただ技術的な難易度はそう高いものではないので、早々に標準化が行われるものと思われる。