トランジスタレベルでの消費電力低減

トランジスタレベルの構造は、多くはCMOSを使うので、それを前提とした考慮および方法が取られる。前述(「RTLでの消費電力低減」を参照)のレベルシフタにはトランジスタレベルで設計されたセルが必要になる。電源とアースのラインそのものについても電圧分離の構造が必要であるが、これはRTLではなく、トランジスタレベルでの対応になり、電源分離用のセルを用意する必要がある。

分離された回路ブロックに対して、電源供給を止めて消費電力をほぼゼロにする場合には、その回路ブロックの入力ポートについて工夫が必要で、そのためのセルも用意する。これは「クランプ」と呼ばれていて、入力ポートを1か0に固定するものである。固定しないと、CMOSの構造上、電流が流れてしまう。

NAND、OR、インバータなどのスタンダードセルのトランジスタレベルは、論理合成用のライブラリの元になっている。出力の強いものから弱いもの、消費電力の大きいものから小さいもの、という具合に複数のセルを用意しておくと有用である。論理合成時に適材適所の選択およびマッピングが行われ、結果として消費電力を効率化することになる。

ここまで述べたトランジスタレベルでの消費電力の考慮および設計は、ARMが提供するIPコアにおいて実現されている。

最後に

本稿では、携帯電話やデジタルカメラ、ケーム機など、低消費電力が求められる多くの組み込み機器において採用されているARMプロセッサのコア部分について、低消費電力のための機能に注目しながら解説した。組み込み機器開発においては、機器の高機能化に伴い、高度で高速な処理と低い消費電力という対極にある要求を両立させなければならない。そのためにも、本稿で述べたような低消費電力ソリューションの使い方を知り、積極的に活用することが大事である。

(アーム フィールドアプリケーションエンジニアリング:平井幸広/丹羽清司)

[PR]マイコミジャーナル 広告企画