次にチップセットのPoulsboについてである(Photo43)。こちらに関してはあまり詳細な話は無かったが、Photo32で判るとおり、GMCH+ICHがワンチップとなった形である。CPUがYonahベースであれば、チップセットは945ファミリーでもさして問題ないわけで、恐らく機能的にはIntel 945GU+ICH7Uとさして違いはないと思われる。恐らく不要な機能を今度は物理的にダイから抜いて省スペース化を図ったのであろう。パッケージそのものはIntel 945GUと違いがないことも判る。実はIntelは既に、Intel 3100チップセットというMCH(GMCHではない)+ICHをワンチップ化した製品を既に提供しており、技術的な難易度は高く無いだろう。

Photo43:Poulsboを搭載したMenlow Platformのサンプル。トランプよりちょっと大きい程度のサイズで収まる、というのがその主張だが、メモリチップが2つしか付かないパターンになっているのが判る。裏側にも実装する、という話なのかもしれない。

ところでこれに関連してちょっと面白い話があった。基調講演の後のChandrasekher氏とのラウンドテーブルの際に出てきた話題だが、PoulsboはDDR2-400を4ch持つ、と明言したことだ。ここでちょっとPhoto31に戻るが、そもそもこのクラスの製品の場合、MicroDIMMであってもサイズ的にはきつい可能性がある。実際Photo43でも、メモリチップは基盤に直接付ける形であり、その個数もかなり限られる。そうなると、通常のDIMMの様にx8チップを8つといった使い方ではチップ面積が多くなりすぎるため、x16チップが前提になるだろう。メモリバスそのものはFSB同様に64bit幅となるだろうから、結局DDR2-400チップを4つ実装する形になると考えるのが妥当だ。で、4chということは、メモリチップ1つを1chという形で扱う事になる。

これはちょっと不思議である。1chだろうが4chだろうが、データの配線そのものは変わらないが、Address/CommandとかCS/Reset/Clockといった信号はチャネル毎に用意するわけで、つまり4chということはこれらを4組用意するという意味である。なんでこんなことをするか? というと考えられるのは、省電力モードの絡みでメモリチップ単位で省電力の調整を行えるようにする、というあたりだろうか? どこまで効果があるのかちょっと疑問であるが、もう少し詳細な情報が出てくるのを楽しみにしたいところだ。