PCテクノロジートレンド 2016 - 次世代CPU/GPU、メモリはどうなる?

HBMだけじゃない - ポストGDDR5の動向

さて、Main DRAMについてはこの程度だが、ついでにGraphics DRAMについても少し補足しておきたいと思う。現在でも主流であるGDDR5だが、速度的には遂に8Gbpsの大台に達した。ただこの先はメモリチップ側がキツくなっており、9Gbpsとかの製品は各社とも手がけないという話であった。

ではその代わりに何を使うかということで2016年には3種類のGraphics DRAMが登場する。まずは「HBM2」。元になったHBMの話はRadeon R9 Furyのレビューの際に簡単に説明は行ったが、要するにDRAMのダイを4層積層し、1,024本のTSVで一番最下層にあたるロジックチップと接続。さらにこのロジックチップとGPUチップを接続するという方式だ(Photo29)。

初代HBMはAMDのRadeon R9 Fury/Fury X/Nanoに搭載され出荷されているのだが、これに続き2016年には第2世代のHBM2がリリースされることになっている(Photo30)。

DRAMチップの大容量化(HBMでは1GB/stackのみしか選択できず、ハイエンドでも4GB構成しか取れなかった)や転送速度の倍増(256GB/sec)などが実現される。このHBM2は、NVIDIAとAMD両者のハイエンドGPU製品に投入されることになる。

ところでHBMの問題はGranularityの大きさである。GDDR5の場合、チップ単位でのバス幅は32bitで、ただし8n Prefetchということで1回のアクセスのGranularityは32Bytesなのに対し、HBMでは256Bytesとなる。これが理由でRadeon R9 Fury/Fury Xの性能が伸びないという話はこちらに書いた通りだが、これは最終的にGPUの内部アーキテクチャにも関係してくるだけに、一朝一夕には解消できない。

AMDの次世代GPUはすでにHBMの経験があるだけに、アーキテクチャ側でこれに対応を行っていると思われるが、果たしてNVIDIAがどの程度これに対応をしてくるのかは現状分からない。

2つ目がIntelだけで利用されるMCDRAMである。元はIntelとMicronが共同開発したHMC(Hyper Memory Cube)というものがあり、MCDRAMはこれの派生型である。搭載されるのはKNL(Knights Landing)という次世代のXeon Phiのみであるが、こちらの記事によればメモリバンド幅は1個あたり50～64GB/secとあまり高くないようだ。

3つ目が最近にわかに話題が出てきたGDDR5Xである。何でこれが出たか? というと、そもそもHBMはJEDECの標準規格ながらSK Hynixしか製造を行っていない。理由はTSVを使うことによる歩留まりの低下を嫌ったためである。

とはいえGDDR5のままでは最近のニーズを満たせないということで、「GDDR5を2倍の速度で動かす」というアイディアを主にMicronが持ち出してきた。

どうやって実現するかというと、メモリチップの側は既存のGDDR5のバンクをさらに倍にし、8n Prefetch×2を8n Prefetch×4にすることで対応する。一方のI/F側だが、既にRAMBUSは2011年に最大12.8Gbpsまでに対応したMemory ControllerのIPを用意しており、極端な事を言えばこれでとりあえずモノができることになる。

すでにMicronのDRAM Component Part Numbering Systemを見ると、GDDR5Xがラインナップされている(Photo31)。

ただ、これが使い物になるかというとちょっと難しい。まず8n Prefetch×4ということになったので、既存の8n Prefetch×2の延長では使えないことになるので、部分的には作り直しになる。また、先のHBMの例と同じく、Granularityが64Bytesとなるので、既存のアーキテクチャそのままだと無駄が多くなる可能性もある。

そしてHBMはともかくHBM2と比べるとかなり帯域差があるわけで、しかも転送速度を無理やり倍にしているから消費電力は結構上がるだろうということを考えると筆者にはあまり良い案には思えない。

しかし、NVIDIAはハイエンドはHBM、メインストリーム以下にこのGDDR5X、バリュー/OEM向けにはGDDR5/DDR3というのを2016年の基本戦略にするようで、まずはお手並み拝見といったところだ。AMDもこのGDDR5Xを採用するのでは? という観測もあるが、筆者が知る限りいまの所計画はないはずである。