PCI-SIGは日本時間の1月17日、PCI Express 7.0 specificationのDraft 0.7がメンバー企業にリリースされたことを発表した。

このリリースによれば、このDraft 0.7は2024年4月にメンバー企業に公開されたDraft 0.5に寄せられたフィードバックを全て盛り込んだものとなっており、今のところ2025年中のPCIe 7.0の仕様リリースに向けて順調に推移しているとされる。

PCIe 7.0では信号速度を64GT/secとし、PAM4変調とFLITを組み合わせることでx1レーンあたり片方向128Gbps、x16レーンで2048Gbps(256GB/sec)の帯域を確保できるものとされる。またPCIe 6.0までの後方互換性を保つほか、Channel Parameterの(PCIe 6.0までとの)互換性及び到達距離の確保に重点を置いて開発されているとする。さらに低レイテンシと高信頼性、電力効率の向上など、これまでPCI Expressの開発目標とされていた事柄についても引き続き推進するとしている。

  • PCIeのバージョンごとのレーン別転送速度

    PCIeのバージョンごとのレーン別転送速度

PCI-SIGの場合、Draft 0.7まで進んだ時点で基本的には技術的な問題点がおおむね解決しているため、その意味では実現可能性は高い。ただ過去にはPCIe 3.0やPCIe 6.0でDraft 0.71を追加した(PCIe 3.0では試作したテストチップで問題が判明した関係で、大分スケジュールが遅れてしまう事になった。PCIe 6.0ではエラーリカバリー用の新プロトコルを追加した関係で、半年ほど遅延している)事もあるので、こうした問題が出なければという但し書き付きではある。

今後はReview及びClean-upにそれぞれ1か月が当てられ、その後に60日の検討期間が設けられる。ただしDraft 0.7/0.9のレベルになると、テストチップの試作を行う場合もあるので、実際にはDraft 0.9がリリースされるまで半年以上以上かかる。Draft 0.71が出なければギリギリ年内にリリース出来そう、というのが正確なところであろう。

現時点ではこれ以上の詳細は語られていない。もう少し細かい話が出てくるとすれば、今年の6月に予定されているPCI-SIG Developers Conference 2025のタイミングであろう。