富士電機は6月26日、パワエレ機器の省エネに寄与するパワー半導体「トレンチゲート構造SiC-MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor:電界効果トランジスタ)」を開発したことを発表した。

同社は、パワーエレクトロニクス技術を駆使した競争力ある製品の開発を強化しており、パワー半導体はそのキーデバイスだ。現在、Siに代わりSiCを素材とした次世代パワー半導体の普及・拡大が期待されており、SiCパワー半導体の市場規模は、2020年に現在の約3倍となる1,200億円に達すると予想されている(出所:IHS)。

SiCパワー半導体はSiパワー半導体に比べて電力損失が低く、パワー半導体が搭載されるパワエレ機器の大幅な総エネを実現する。同社は2013年10月に、世界に先駆けSiCパワー半導体の生産ラインを松本工場に立ち上げ製品開発を加速するとともに、インバータやUPS(無停電電源装置)などパワエレ機器への適用を推し進めてきた。

開発したトレンチゲート構造SiC-MOSFER素子(左)と同素子搭載予定のオールSiCモジュール(右)

このたび同社は、低抵抗を実現したパワー半導体「トレンチゲート構造SiC-MOSFET」を開発した。2017年度中を目途にオールSiCモジュールとして製品化するとともに、同社製のパワエレ機器に搭載し、さらなる製品競争力の強化を図る。

パワー半導体はウェハにトランジスタを形成するが、その形成方法には「プレーナーゲート構造」と「トレンチゲート構造」がある。電流経路を水平方向に作るプレーナーゲート構造に対し、トレンチゲート構造はウェハに溝(トレンチ)を掘り垂直方向に電流経路を作るため、プレーナーゲート構造に比べてセルの幅を短くでき、同一サイズの電子に対して多数のセルを搭載することで、より多く電流を流すことが可能になる。

プレーナタイプと比べ、トレンチタイプの方がセル幅が短い

トレンチゲート構造を開発するうえでのポイントは、電流のON/OFFを行う「ゲート」の結晶面(電流が流れる面)の電気抵抗を下げることだ。同社は独自技術により、しきい値電圧5Vで世界最高レベルの低抵抗(35mΩcm^2)を達成することで、プレーナーゲート構造と比べ50%以上電気抵抗を低くすることに成功した。

今回開発されたトレンチゲート構造SiC-MOSFET素子を適用したオールSiCモジュールをインバータ(出力7.5kW、周波数20kHz)に搭載した場合、Si製(第7世代IGBTモジュール)を搭載した場合に比べて、電力損失を78%低減することが可能だとしている。