Mentor Graphicsは、IPレベルからシステムレベルまでを包括的に扱うUPF(Unified Power Format)ベースのローパワー検証フローを発表した。

ローパワーの標準規格としてIEEE-1801 UPFが登場したことで、デザイン自体から独立して、ローパワー向けの設計意図を定義できるようになったことから、パワーマネジメント技法の再利用と移植がしやすくなり、柔軟性も向上している。今回の発表により、同社の機能検証プラットフォーム「Questa」とハードウェアエミュレーション製品ファミリ「Veloce」は、いずれもプラットフォームレベルでUPFをサポートし、再利用可能で一貫性のあるローパワー設計意図を反映する単一の仕様を定義できる他、シミュレーションからフォーマル検証、エミュレーションまで、ローパワー検証を支援する。

「Questa」の最新リリースでは、UPFシミュレーション性能を最大6倍向上させことで、電力管理のアーキテクチャを含むサブシステムまたはフルチップを検証するのに十分な性能を有するようになった。また性能向上に加え、GUIに新たに導入されたローパワー設計意図の視覚化機能とローパワーの自動チェック機能を活用することにより、RTLであってもゲートレベルであっても、UPFによるあらゆる影響を簡単かつ徹底的に検証、視覚化、デバッグできるようになった。さらに、ローパワーのカバレッジ指標を自動化できる機能とローパワー設計用テストプラン生成機能により、全体のカバレッジクロージャ戦略にパワーマネジメント関連のカバレッジポイントを含めることも簡単できるという。加えて最新リリースでは、オープンな回路ライブラリ形式であるLibertyフォーマットへの対応および互換性も向上しているという。

このほか、複雑なSoCに搭載されるクロック数の増加に伴い、シミュレーションでは発見できないクロックの乗せ換えに関わる問題を発見するCDC検証が欠かせなくなりつつあるが、UPFでは、複数のクロックドメインにわたるパスにローパワー設計意図のロジックを挿入することも可能なことから、QuestaのCDCではUPFを読み込み、挿入されたロジックに起因するエラーを自動的に検出し、ローパワー設計のCDCを確実に検証することが可能となっている。

さらに、電力制御のステートマシンをソフトウェアベースで早期に検証するには、ハードウェアのエミュレーションと同等の性能が必要となることから、Veloceのローパワー向けエミュレーション機能では、UPFを幅広くサポートしたほか、UPFによるローパワー設計意図のロジックを自動合成し、ローパワーの機能を動的にチェックし監視することで、デザインの振る舞いが不正である場合にユーザーに対して警告を出す機能を採用しており、消費電力管理がクリティカルな動作シナリオを、アプリケーションレベルのソフトウェアとして実行できるようになっているという。