AlteraとTSMC、ヘテロジニアス3D ICのテスト用デバイスを共同開発

AlteraとTSMCは3月23日、TSMCのCoWoS(Chip on Wafer on Substrate)統合プロセスを採用した、ヘテロジニアス3D ICのテスト用デバイスを共同開発したことを発表した。

ヘテロジニアス3D ICは、アナログ、ロジック、メモリなど多様な技術を1つのデバイスに集積することで、ムーアの法則を超えることを可能とする技術。TSMCの統合されたCoWoSプロセスにより、半導体メーカーは前工程の製造プロセス、後工程のアセンブリ、テスト・ソリューションを含む一貫した3D ICのエンド・ツー・エンド・ソリューション開発が可能となる。

Alteraは、CoWoSプロセスを使用しヘテロジニアス3D ICのテスト用デバイスを開発し、詳細に特性評価した最初の半導体メーカーとなる。同テスト用デバイスを含む複数のテスト用デバイスにより、Alteraは3D ICの性能と信頼性を迅速に検証し、歩留りおよび性能における目標を確実に達成することが可能となる。