Xilinxは7月6日(米国時間)、自社のFPGA開発環境「ISE Design Suite」の最新版となるバージョン13.2を発表した。

同バージョンでは、「Virtex-7 VX485T」を含む28nmプロセスを採用した「7シリーズファミリ」すべてをサポートしたほか、スタックド・シリコン・インターコネクト技術を採用した高集積FPGA「Virtex-7 2000T」を対象としたデザインにおいて、設計能力を最大25%向上することが可能となっている。

また、分析ツール「PlanAhead」が強化され、Virtex-7 とKintex-7を対象としたデザインでパーシャルリコンフィギュレーションが可能になったほか、設計フロー全体を通してプロジェクトの管理が行えるようになり、ミリタリグレード品を含むすべてのSpartan-6およびVirtex-6に加え、低コストFPGA「Artix-7」ファミリを初めてサポートした。

PlanAheadツールの拡張により、クロック・ドメイン・インタラクションレポート機能の追加、ツールチップの言語のローカリゼーション、7シリーズ・フリップチップBGA(FFG)パッケージ向けの同時スイッチング出力(SSO)のサポートなどが可能になった。また、アップデートされた「XPower Estimator(XPE)」ツールでは消費電力を高い精度で予測することが可能となったほか、TSMCの High-k/メタルゲート(HKMG)ハイパフォーマンス・ローパワー(HPL)プロセスを採用したり、すべてのファミリでアーキテクチャを統一したりしたことにより、代表的なデザインにおいて、それぞれ同等クラスのFPGAの中でも低い消費電力を実現できるようになったとしている。 さらに、ISE Design Suite 13.2では、同社のプラグ・アンド・プレイIPイニシアティブを促進するため、「CORE Generatorシステム」での Advance eXtensible Interface(AXI)インタコネクトをサポートできるように拡張され、より高い性能のポイントツーポイントアーキテクチャの構築が可能となった。

設計チームがAXI準拠の独自IPコアを開発する場合、オプションで提供するAXI BFM(バス機能モデル)検証IPを用いてAXIインタコネクトプロトコルのシミュレーションを行うことが可能で、すべてのインタフェーストランザクションを適正に機能させることが容易になるほか、Cadence Design SystemsやMentor Graphics、Synopsysといった大手EDAベンダのシミュレータに加え、ISimでもAXI BFMを利用できるようになった。

また、Virtex-6とSpartan-6をターゲットとする設計では、エンベデッド開発キットからAXI PCIeコアにアクセスできるほか、エンベデッド開発キットのChipScope AXIMonitorコアがAXI3インタフェースをサポートし、オプションでAXIプロトコルチェッカーを利用できるようになった。

なお、ISE Design Suite 13.2では32ビットと64ビットのWindows7がサポートされ、すべてのエディションがすでに提供されており、価格はLogic Editionの2,995ドルからとなっている。今回のバージョンからされる。また、すべての機能を30日間利用できる評価版が同社のWebサイトから無料でダウンロードすることが可能となっている。