産業技術総合研究所(産総研)らによる研究グループは、Siに比べ高い移動度を有するIII-V族化合物半導体とGe をチャネルに採用した次世代高性能III-V/Ge CMOSトランジスタを開発したことを発表した。従来のSiトランジスタでは性能向上に限界があり、200%以上の性能向上は困難であったが、今回のIII-V/Ge CMOSトランジスタの実現により、従来の200%の限界を超えた次世代高性能III-V/Ge CMOSトランジスタの実用化が期待できるようになるという。

同成果は、東京大学、産業技術総合研究所(産総研)、住友化学、物質・材料研究機構(NIMS)らの研究グループによるもので、これら研究チームは、シリコンプラットフォーム上III-V族半導体チャネルトランジスタ技術の開発に関する共同研究を行ってきた。今回、東大の基板作製技術とデバイス作製技術、産総研のプロセス開発技術、住友化学の結晶成長技術というそれぞれの強みを生かし、次世代高性能III-V/Ge CMOSトランジスタの実用化に向けた基本技術として、(1)III-VチャネルのGe基板上への集積化技術とIII-V/Ge CMOSトランジスタの自己整合型同時作製技術、(2)極薄チャネル III-V-OI MOSFETの高性能化技術、(3)III-V/Ge CMOSプロセスの簡略化技術、の開発に成功した。

III-V/Ge CMOSトランジスタを実現した技術としては、高い電子移動度を有するInGaAsチャネルと高い正孔移動度を有するGeチャネルを同一基板上に集積したInGaAs-OI-on-Ge基板を開発。さらに、Ni合金をベースとした自己整合型プロセスによるIII-V/Ge メタルS/D CMOSトランジスタの同時作製技術を開発した。これらにより、III-V nMOSFETとGe pMOSFETを同一基板上に作製したIII-V/Ge CMOSトランジスタを実現できるようになり、高移動度材料を集積することでSiトランジスタを超える性能を有するIII-V/Ge CMOSトランジスタが実現可能であることが実証された。

また、基板貼り合わせ技術を用いることで、埋め込み酸化膜((BOX) 層にAl2O3を材料として用いたInGaAs-OI-on-Ge基板の開発に成功したほか、NiとIII-VチャネルあるいはGeチャネルとの合金化反応を利用して、III-V nMOSFETとGe pMOSFETのS/D接合を同時に自己整合型で形成できるプロセスを開発した。同一基板上に同時に作製したIII-V nMOSFETとGe pMOSFET の動作実証により、III-V/GeメタルS/D CMOSトランジスタの開発に成功したことが確認された。

図1-1 III-V-OI-on-Ge基板の写真(左)。自己整合型プロセスにより、同一基板上に作製されたInGaAs nMOSFETとGe pMOSFETの写真(右図)

InGaAs-OI-on-Ge基板を用いることで、同一基板上に作製されたIII-V nMOSFETおよびGe pMOSFETにおいて、それぞれ電子移動度が約1800cm2/Vs、正孔移動度が約260cm2/Vsを実現した。InGaAs nMOSFETおよびGe pMOSFETは、それぞれ、Si n/pMOSFETに比べて、最大で約3.5倍および約2.3倍の性能向上を実現している。

図1-2 III-V-OI-on-Ge基板上に作製されたInGaAs nMOSFETとGe pMOSFETのトランジスタ特性。III-V/Ge メタルS/D CMOSトランジスタの電流電圧特性(左)。良好なトランジスタ動作に成功していることがわかる。InGaAs-OI nMOSFETおよびGe pMOSFET は、それぞれ、Siトランジスタの約3.5倍の高い電子移動度(右)と約2.3倍の高い正孔移動度(中央)を実現した

MOSFETの微細化に伴う漏れ電流の増大の解決策として期待される、極薄チャネルの利用については、今回、全体のチャネル膜厚が10nm以下のInGaAsコンポジットチャネルを有するIII-V-OI MOSFETを開発し、その動作実証に成功した。

InGaAsコンポジットチャネルは、In組成の高いInGaAs層をIn組成の低いInGaAs層で挟み込むことで、実際に電流が流れるIn組成の高いInGaAsチャネル層(実効チャネル層)をゲート絶縁膜から遠ざけることができ、チャネル全体の膜厚が10nm程度の極薄チャネル層においても電子の散乱を抑え、電流を流れやすくすることが可能だ。

今回、住友化学のエピタキシャル成長技術により作製された全体のチャネル膜厚10nm以下の良質なInGaAsコンポジットチャネルを利用して、極薄チャネルIII-V-OI MOSFETを作製した。InGaAsコンポジットチャネルの透過型電子顕微鏡による断面観察の結果を見ると、良質なチャネルの形成が確認できたほか、InGaAsコンポジットチャネルの動作特性を見ると、実効チャネル膜厚を1nmまで薄層化することに成功し、フロントゲート動作のみで、107を超えるオン電流/オフ電流比を実現したことが確認された。

図2-1 InGaAsコンポジットチャネルの断面写真。In組成の異なるInGaAs層により全体のチャネル膜厚10nm以下のInGaAsコンポジットチャネルが形成されている。電流は中央のIn組成の高いInGaAs層(実効チャネル層)を流れる

さらに、実効チャネル膜厚が5nmの構造において、バルクのIII-V nMOSFETと同等の高い電子移動度、Si nMOSFETの約4.2倍の高い電子移動度を実現したことが確認されており、これにより、高い移動度を保持したまま極薄チャネル III-V-OI MOSFETのスケーリングが実現されるようになるとの期待を研究グループは示している。

図2-2 InGaAsコンポジットチャネルを有するIII-V-OI nMOSFETの性能評価。実効チャネル膜厚1nmのInGaAsコンポジットチャネルを実現(左)。実効チャネル膜厚5nmのInGaAsコンポジットチャネルを有するIII-V-OI nMOSFETにおいて、膜厚10nmのInGaAs単層のIII-V-OI nMOSFETに対して約1.6倍、Si nMOSFETに対して約4.2倍の高い電子移動度を実現した(中央)。10nm程度の極薄チャネル III-V-OI MOSFETで、バルクのIII-V MOSFETと同程度の高い電子移動度を実現した(右)

加えて、高移動度チャネルIII-V/Ge CMOSのプロセスでは、チャネル材料が異なるため、集積化にはこれまで以上のプロセス複雑化が懸念されるという課題に対し、今回、異種チャネル材料に適した共通プロセス・材料を開発し、ゲート長100nm以下の微細III-V/Ge CMOSトランジスタの動作実証にも成功した。

InGaAsとGeのバンドラインアップから、InGaAsの伝導帯端とGeの価電子帯端が極めて近いところに位置していることが判明していることから、n/pMOSFETのしきい値制御の点で、ゲート電極材料の共通化が可能だ。また、この共通メタル電極は微細化に適したショットキーバリアS/DトランジスタのメタルS/D材料としても有用であり、これにより、異種チャネル材料にもかかわらず、ゲートおよびS/D電極を単一の材料で実現することが可能となるという。

図3-1 InGaAsおよびGeのバンドラインアップ

このようなコンセプトのもと、共通メタル材料としてTaNを採用し、ゲート長100nm以下の微細化が可能なゲートラスト法を用いて、InGaAs nMOSFETとGe pMOSFETを試作した。

図3-2 ゲート長50nmのInGaAs nMOSFETの断面写真

作製したInGaAs MOSFETとGe pMOSFETの動作特性を見ると、InGaAsチャネルとGeチャネルを使って対照的、かつ良好なトランジスタ特性を同時に得ることに成功したことが確認された。また、ゲート長100nm以下における高いスケーリング耐性も示され、メタル材料の共通化により、III-V/Ge異種チャネル CMOSプロセスの集積化と微細化に成功するだけでなくCMOSプロセスの簡略化も同時に実現した結果となった。

図3-3 同一プロセスにより作製されたゲート長100nmのInGaAs nMOSFETおよびGe pMOSFETの電流電圧特性

これらの結果から、論理LSIのSiチャネルを、高い電子移動度を有するInGaAsなどのIII-Vチャネル、および高い正孔移動度を有するGeチャネルで置き換えた次世代高性能III-V/Ge CMOSトランジスタが実現されたことに加え、その高性能化に向けて、極薄チャネル III-V-OI MOSFETの性能向上とスケーリングに対応したIII-V/Ge CMOSトランジスタのプロセス技術の確立に成功したこととなり、今後、これらの技術を実用化した次世代高性能CMOSトランジスタを用いることで、コンピュータ、サーバ、デジタル家電などの高性能化や低消費電力化が期待できるようになる研究グループでは説明している。