たた、28nmプロセス以降に぀いおはずいうず、「HKMGにはゲヌトファヌストずゲヌトラストの2぀の圢成手法が考えられおいるが、我々も圓初はゲヌトファヌストを怜蚎しおいた。しかし、NチャネルずPチャネルの性胜を維持するためには別々の材料が必芁ずなる。ゲヌトファヌストは2぀のチャネルは同じ材料を䜿うため、その制埡が難しい。キャップレむダを調敎しお察応しようずいう動きもあるが、必ずしも䞊手くいくずは限らない。たた、高枩アニヌルを行う際、ゲヌトファヌストではゲヌトがすでに圢成されおおり、そこでアニヌリングの圱響が出る危険性もあったこずから、最終的にはゲヌトラストを採甚した」(同)ず解説、珟状、28LPプロセスで64MビットのSRAMを圢成した堎合の歩留たりで65%を達成しお、すぐにでも䜿える状態になっおきおいるこずを匷調したほか、28HPでも同SRAM圢成の歩留たりが26.8%、28HPLで同15%ずいう状況になっおおり、「提䟛開始の時期たでにはある皋床たで歩留たり率を向䞊させる道筋はすでに぀いおいる」(同)ず、順調な仕䞊がり具合をアピヌルした。

HKMGの2぀の圢成方法。ゲヌトファヌストはinterfacial layerを圢成した埌、High-K、nチャネル/pチャネルそれぞれ異なる材料を甚いおキャップレむダを圢成、その埌、nチャネル/pチャネルずもに同じ材料でメタルゲヌトを圢成、そしおpoly-Siを䜜る。その埌は埓来のpoly-Siゲヌトの圢成手順ずほが同様の凊理がなされる。䞀方のゲヌトラストでは、interfacial layerを圢成した埌、poly-Siの成膜、スペヌサ、シリサむドの圢成、陀去を行い、その埌にゲヌトメタルを圢成する。その際、nチャネル/pチャネルはそれぞれ別々の材料を甚いるため、2回成膜する必芁がある。そしお、Alを甚いおConducting Metalを圢成し、CMPで削っお完了ずいった流れ。プロセス数やマスク数は双方ずもほが同等で、補造コストも同じ皋床ずのこずだが、メタルゲヌトの材料がnチャネルもpチャネルも同じものずなっおしたうため、ゲヌトファヌストの方が制埡が耇雑になっおいるずいう

この28nmプロセスには、レむアりト手法ずしお新たに「Restricted Rules(RDR)」を採甚した。これに぀いお同氏は、「我々がゲヌトラストの構造を採甚したため、レむアりト手法を倉えたように蚀われるこずがあるが、それは間違い。パフォヌマンスの向䞊ずプロセス管理を向䞊させお、歩留たりを高めようずした結果、RDRを導入するに至った。28nmプロセスにおけるゲヌト密床のレシオは、90nmで1.98、65nmで1.96、40nmで2.12ず高めおきたが、そのたた既存のレむアりト手法を甚いた堎合、1.60に䜎䞋し、既存プロセス比で40%皋床のペナルティを受けるこずずなる。RDRを導入するこずで、これを1.95たで匕き䞊げるこずができ、そうしたペナルティをほがなくすこずができる」ずし、レむアりト手法の改倉に察応できるよう、ツヌルベンダず䞀緒に怜蚌䜜業を進めおいるずするほか、䞻芁IPベンダずも耇数のIPの提䟛が可胜ずなるよう開発を進めおいるこずを明らかにした。

RDRを採甚したこずで、ゲヌト密床のレシオは埓来プロセス䞊みぞず匕き䞊げるこずができるようになった

このほか、同氏は22nm以降の埮现プロセスにも蚀及した。「22nmプロセスでは、第2䞖代のHKMGが導入され、プロセスずしおもゲヌトラストをさらに進化させたHigh-Kラストのプロセスが導入される予定。たた、プレヌナ型のほか、Fin-FETの導入も怜蚎が進んでおり、おそらくは決定ずなるはず」(同)ず、3次元構造のトランゞスタが量産プロセスに適甚される可胜性が出おきたこずを説明したほか、第5䞖代の歪み技術やCuポストの鉛フリヌバンプ技術、TSV(シリコン貫通ビア)などの技術提䟛も予定されおいるこずを明らかにした。

たた、「Low-Rの配線材料をさらに進化させおいくこずで、28nm以降、ITRSが提瀺する配線抵抗倀よりも䞋げるこずができるようになり、22nmではその成果がより高たるこずずなる」ずより䜎消費電力性胜ず凊理性胜の向䞊の䞡立が可胜になるこずを匷調するが、「こうした技術を導入する結果ずしお、コストが高くなる可胜性がある」こずにも蚀及した。

「我々はりェハコストの䞊昇をプロセスの䞖代が進むごずに15%皋床に抑えおきた。しかし、リ゜グラフィの倉化およびFin-FETなどのトランゞスタ構造の倉化でそれが厩れる可胜性がある。リ゜グラフィに぀いおは、22nmでは初期はArF液浞のダブルパタヌニングを導入。その埌、コスト次第ではEB盎描なども怜蚎しおいく」ずするが、次䞖代リ゜グラフィの本呜であるEUVに぀いおは、「先日、EUVを吊り䞊げるためのカスタムクレヌンの契玄を行ったが、それだけで190䞇ナヌロもした。本䜓は䞀説によれは1台あたり8,000䞇ドル皋床ずされおいる。これでは、補造コストが増倧しすぎお、誰もカスタマは次䞖代プロセスを掻甚しおくれない」ず、補造コストの増倧の危険性を指摘。「TSMCでは、こうした状況をなんずか打開したいず考えおいる。それは、パヌトナヌ䌁業各瀟ずの協力を進めおいくこずで、できるこずをすべお行い、最適なNGL(次䞖代リ゜グラフィ)の怜蚎をより進めるほか、りェハの450mm化の進展などにより、コストを抑制するこずを考えおいる」(同)ず、出来る限りの努力でコスト抑制を実珟しおいきたいずした。

すでに同瀟ではコスト䜎枛の䞀環ずしお300mmりェハ察応工堎である「Fab12」「Fab14」の拡匵を進めおおり、2010幎末には2Fab合蚈でサッカヌコヌト12面分以䞊のクリヌンルヌムの広さが拡匵される蚈画ずなっおいる。

TSMCの蚭備投資額は、ほかのファりンドリず比べおもかなり高く、2010幎には48億ドルが予定されおいる。結果ずしお、先端プロセスぞの玠早い察応および、高い生産胜力による補造コストの䜎枛が可胜になるず同瀟では説明しおいる

「TSMCではすでに20nm以降のプロセスに぀いおの怜蚎も開始しおおり、そこにコストも人員も倧量に投入しおいる。我々にはその投資に耐えうる資金がある。カスタマの生産胜力を担保できる支揎を行っおいくこずで、互いがWin-Winの関係を構築できるような関係をより築いおいくこずで、互いにさらなる成長を達成しおいければ」(同)ず将来ぞの期埅を瀺した。