高速データ変換回路のセッションにおいて、BroadcomのKlaas Bult氏らのグループより、12ビット 2.9GS/s、かつIM3(3次相互変調波)が-60dBcを実現したDAC(D/Aコンバータ)が発表された(講演番号 4.1)。過去にも同程度の線形性を持つDACは報告されているが、1GHz付近までの信号周波数を処理可能なものは、今回の報告が初めてである。ちなみにBult氏はCMOSアナログ回路の専門家であり、MOSFETの非線形特性の解析などに造詣が深い研究者の1人だ。
プロセスは65nm CMOS、構造はソース結合対を多数並列接続するカレントステアリング型である。通常、カレントステアリング型ではミスマッチやオフセットによる精度およびSFDR(スプリアスフリー・ダイナミックレンジ)が低下が問題となる。Bult氏は、そういった対策をすべて行ったとしても残存する歪み原因として、スイッチとして動作するソース結合対の端子間容量を挙げ、その容量性負荷が動作中に変化しないように構成することで、特性の改善を図っている。
この手法は、ソース結合対に負荷として接続されているカスコードトランジスタに電流を流して、遮断状態を作らないようにするという単純なものだ。MOSFETのゲート・ソース間容量は遮断状態付近で大きく値が変わるため信号によって遮断領域と強反転領域を行ったり来たりすると、信号に依存した歪みの原因となる。したがって、容量の信号依存性をなくすことが、線形性向上に寄与する。
本手法を適用することで、2.9GHzのクロックでSFDRが50dBを超える最大周波数が600MHz、その周波数でのIM3は-70dBcという結果が得られている。
面積は0.31mm2、また2.5Vppの差動電圧における消費電力は188mWである。発表の締めくくりでは、信号周波数とダイナミックレンジに対する消費電力の評価指標の計算結果を用いて、従来の報告に比べて3倍近く高い効率で動作することが示された。
