ISSCC 2009 - 低消費電力・高精度AD変換回路の実現手法

半導体プロセス技術の発展にともなって低下した電源電圧ではトランジスタのゲインが低下するため、アナログ回路の性能劣化はさらに顕在化する。そこで、アナログ回路の線形性を改善するためのチャレンジが続けられている。ISSCC 2009のセッション9(Data Converter Techniques)では、まずパイプラインADCで用いられるアンプの消費電力削減する手法に関して、3件の発表があった。

講演番号9.1は、カリフォルニア大学サンディエゴ校の発表である。本講演では、オンチップDSPによるバックグランド・デジタル・キャリブレーションを行い、DACのノイズ・キャンセルだけでなく、高調波歪の構成も行い、アンプのゲイン・エラーと非線形性の影響を軽減する手法が発表された。ただし、論文には明記されていないが、キャリブレーションを行うために約120秒の時間が必要となるため、そのままの実用化は困難であろう。

講演番号9.2と9.3の発表はパイプラインADCで最も電力を消費するアンプ回路の使用を避けて、消費電力の削減する手法の提案であった。9.2の発表では、オペアンプによるゲイン・ステージを使わず、受動素子である容量を使用し、チャージポンプ構成で2倍電圧増幅を実現する。また、全差動構成とすることでオフセットの問題を解決しており、寄生容量の影響を抑えるためにスイッチサイズを最小に設計し、容量のレイアウトも注意深く行っている。また、ゲイン・エラーはデジタル・キャリブレーションを用いた校正を行っている。従来式のパイプライン型に比べ、クロック信号の駆動回路の消費電力が支配的になる部分が特徴的である。回路の最適化を行うことで、さらなる消費電力の削減が期待できるだろう。

9.3の発表もオペアンプを用いずに、Zero-Crossing手法を用いて、2倍ゲイン・ステージを実現する。同じグループが2006年のISSCCで提案した構成を改良し、従来式のシングルエンドの回路構成を全差動回路に拡張し、オフセットキャンセルとコモンモード・フィードバックの実現手法を提案しており、従来式回路であった8ビットの分解能を12ビットに向上させることに成功している。

また、電圧振幅の量子化ではなく、時間領域の量子化を行い、等価的に電圧振幅のADC(Analog-to-Digital Converter)を実現するTDC(Time-to-Digital Converter)回路を用いた発表も3件あった。

講演番号9.4は、TDCを用いて、パルス位置変調機能を活用したAD変換回路である。入力信号とランプ波信号の比較を行い、比較器回路が反転する時のパルスの数をカウントし、デジタルデータを出力する。比較器1個と基準信号のランプ波を発生回路はアナログ回路以外、デジタル回路で構成するTDC回路を用いるため、アナログ電圧1V、デジタル電圧0.4VでのAD変換を実現している。またTDC回路では、delay-line interpolator(遅延経路の補間回路)を用いる構成で、パルスの位置を検出するための遅延を低減して、トラック/ホルド回路を使用せず、TDC分解能の向上を実現している。

講演番号9.5はTDCを用いたΔΣ変調器の発表である。VCOを用いて、振幅-時間の変換を実現し、フィードバックを用いて、VCOの高調波歪を軽減したものだ。VCO、TDCとデジタル信号処理手法の組み合わせで、量子化器と積分器を同時に実現している。その効果として、前段には、オペアンプを用いたフィルタは3次で、4次の変調器を構成し、低消費電力で高い分解能を得ているところが特徴的だ。

講演番号9.7もTDCを用いたΔΣADCである。3次時のノイズ・シェーピング・フィルタの後に、出力され信号は、パルス幅変調(PWM変調:pulse-width modulator)とTDCを用いて、80psという分解能を実現している。

最後に、従来式の電圧の振幅を量子化するΔΣ変換器の発表が2件があった。

講演番号9.6はマルチビット・連続時間ΔΣ変調器回路の発表である。ダイナミック・エレメント・マッチング機能の新しい実現手法を提案したもので、従来の実現手法に比べ、デジタル信号処理で必要とする遅延時間を短縮できる。結果としてオペアンプの設定時間を多くとることができるため、アンプの消費電力の削減し、連続時間ΔΣ変調器の性能改善と同時に、0.15pJ/変換ステップのFOMを達成している。

講演番号9.8は、今回のISSCCで唯一のバンドパスΔΣAD変調器の発表である。これはMASH型のマルチモード/マルチレートΔΣAD変調器であり、GSM、UMTSとBluetoothに対応するために、変換帯域は100kHzから2MHzまで調整できる。また、これは低消費電力で動作させるため、変調器の第一ステージのサンプリングレートをシステム全体の1/4にしている。