Spansionは3日(現地時間)、携帯電話機向け65nmプロセス採用フラッシュメモリソリューション「MirrorBit Eclipse」のサンプル出荷を開始したことを発表した。量産は2008年下半期に、同社の300mmウェハ製造ライン「SP1」で開始される。

MirrorBit Eclipseアーキテクチャは、読み出し速度に優れ、プログラムコードを保存、直接実行可能なNOR型フラッシュメモリ「MirrorBit NOR」と、大容量化の容易なORNAND型フラッシュメモリ「MirrorBit ORNAND」、4ビット/セル技術採用フラッシュメモリ「MirrorBit Quad」をシングルダイに集約するもの。第1世代となる65nmプロセス品では、この内MirrorBit NORとMirrorBit ORNANDが集約される。

またNOR型フラッシュメモリをベースとしたXIP(eXecute-In-Place)インタフェースにより、チップセットやマイクロコントローラが不揮発性メモリ内にあるコードプログラムやデータに直接アクセスすることが可能だ。このインタフェースを採用することで、携帯端末メーカーは設計上の柔軟性を高められるとともに、コードシャドーイング用に必要なサイズ分だけDRAM容量を削減でき、携帯端末のメモリサブシステムの部品コストを20%以上節約することができるという。

さらに、フラッシュメモリで一般的に使用される従来のステートマシンに代わるプログラマブル・マイクロコントローラを内蔵し、BIST( built-in self test)をサポートしている。これにより、テストサイクル時間を短縮し、テストのセットアップの複雑さを軽減、自動テスト装置(ATE)の必要を削減させることが可能である。

同社ワイヤレスソリューション部門エグゼクティブ・バイスプレジデントのAhmed Nawaz氏は、「65nm MirrorBit Eclipseファミリは、SP1から初めて出荷する製品の1つ」とコメントしている。また同氏は、「MirrorBit Eclipseは、コードプログラムとデータストレージを同じダイに保存し、携帯端末OEMメーカーにコストの節約と高速プログラミング、低電力、大容量、高速なアプリケーション切り替えなどの機能向上をもたらす」としている。

なお、同ソリューション第2世代となる45nmプロセス採用品は2009年第1四半期からの出荷を予定している。