台湾の半導体ファウンドリTaiwan Semiconductor Manufacturing Company(TSMC)は9日(現地時間)、45nmプロセスによる半導体の量産を今年9月に開始する予定であることを明らかにした。45nmプロセスでは、最初に低電力プロセス(LP)が投入され、その後、汎用・高性能プロセス(GS)が続く予定。なお、同社は先月末に、ハーフノードの55nmプロセスを発表したばかりである。

さらなる微細化が進んだ45nmプロセスでは、新たに193nmの液浸リソグラフィが採用される。液浸リソグラフィは、投影レンズと半導体ウエハの間を空気の代わりに液体(純水など)で満たす露光技術。開口数(NA)が大きくとれるため、高い解像度を得られる。なお、従来の65nm世代まではドライ露光が使われていた。

45nmプロセスのトランジスタの集積度は、65nmプロセスのおよそ2倍。70平方mmのダイの場合、5億個以上のトランジスタを集積することができるという。また、45nmプロセスでは、歪みシリコン(Si)や、従来よりも誘電率を下げたextreme low-k(ELK)層間絶縁膜などの技術も採用されている。

最初に投入されるのは、モバイル向けの半導体などで使われる低電力プロセス(LP)となる。消費電力の低減や、ダイあたり製造コストの削減が図れるというメリットがある。65nmプロセスと比べて、チップサイズを40%削減できるという。

PCやネットワーク機器向けとなる汎用・高性能プロセス(GS)では、65nmプロセスと比較して、同等のリーク電力で30%以上のスピード向上が可能になる。またlow-power triple gate oxide(LPG)オプションも提供されるほか、複数のVt、I/O電圧のオプションがサポートされるという。