チップ設計はシミレーションからエミュレーションへ - Mentor、先端ネットワーク向け設計検証プラットフォームを発表

大手EDAベンダであるMentor Graphicsは10月19日(米国時間)、25G/50G/100Gイーサネット対応の先端ネットワーク向け設計検証エミュレーション・プラットフォーム「Veloce VirtuaLAB Ethernet」を発表した。これに先立ち、米国本社において本件に関する記者会見を行い、併せて新たに先端ネットワーク設計向け次世代プロトコルを搭載したハードウェア・エミュレーション・システム「Beloce Maximus」の実機公開を行った。

同社エミュレーション部門のマーケティング・ディレクターであるJean-Marie　Brunet氏(図2)は「ネットワーク接続需要が急速に高まるにつれて、スイッチやルータの設計容量は増大し、ネットワーク用チップは現在開発されているほかのICと比べてもそのサイズは極めて大型化している(図3)。また、膨大な設計容量に加えて、早期リリースや全配線パスの検証といった要求に応えるためにも、シミュレーションベースからエミュレーションベースの検証フローへと手法が移行している。シミュレーションでは、1000パケット/日程度のデ―タ処理しかできないが、エミュレーションだと1100万パケット/日のスル―プットが得られ、実に1万倍以上の処理速度を稼げる、シミュレーションでは2週間かかっていた設計検証が、エミュレーションを最小するとわずか2分で終わる」とシミレーションからエミュレーションへの移行トレンドを説明した。

さらに同氏は、エンジニアリング・ラボでの伝統的なインサーキット・エミュレーションから、データセンターでのエミュレーションへの移行について次のように説明した。「従来のインサーキット・エミュレーション(図4)では、イーサネットテスターはじめさまざまなハードウェア、それらを接続する多数のケーブルが必要で、それをラボ内で1人のユーザーが独占して使用することになる。テスタを複数用意したり、エミュレータに別のターゲット・ハードウェアを接続したりしなければならないとなると非常に大きなラボスペースが必要となり、ハードウェアのさまざまなトラブルやケーブル/ピンの破損にも対処しなければならない。エミュレーションを仮想化することによって、これまでエンジニアリングラボで行っていたエミュレーションがコンピュータデータセンターに移され、エミュレーション・リソースを多数のユーザーが世界中のどこからでもアクセスし活用できるようになる(図5)。Veloce VirtuaLAB Ethernetは、伝統的なインサーキット・エミュレーションで使用していた従来の物理デバイスを仮想デバイスに置き換えることによって、ネットワーク・チップ向けのエミュレーション手法を一新したと言えよう」とし、これにより、ユーザーは高スループット、高度デバッグ、パワー解析、性能解析といった機能を活かして、イーサネットベース設計の複雑な課題に対処できるようになることを強調した。

また、Mentor GraphicsのパートナーであるIPベンダの独MoreThanIPのCTOを務めるDaniel Kohler氏は「ネットワーク市場向け高性能イーサネット製品を迅速に開発し市場に展開するには、高品質IPと包括的な検証ソリューションが欠かせない。強力でフル機能を搭載したイーサネット検証機能をVeloce VirtuaLAB Ethernetに組み込むため、我々はMentorと連携している。このたびは25G、50G、100Gのハイスピード設計向けFEC(Forward Error Correction:前方誤り訂正)検証に向けて連携し、これを実現した」と述べ、今回のイーサネット対設計検証プラットフォーム開発に協力していることを明かした。

なお、今回公開されたハードウェハのエミュレーション・システムは、64枚のロジックボードを収容し、最大10億ゲートまで対応可能なVeloce Maximus(図1)とそれを2台連結し、20億ゲート対応のDouble Maximusの2種類。装置からの発熱は空冷で処理するため、大型の送風機が設置されていた。装置をつなぐケーブルはすっきりとまとめらていたが、その配線部分にノウハウがあるとの理由で近接した写真撮影は許可されなかったことを最後にお伝えさせていただいておく。