製品化されるLarrabeeがどれだけの演算性能とメモリバンド幅と持たせるのかは不明であるが、VLSIとしては、Mooreの法則を利用して演算コアを増やす方が、ピンとGDDRメモリを増やしてバンド幅を確保するよりも安上がりであり、今後のGPUの方向性としては妥当な方向であると言える。

Larrabeeの製品化は2009年の終わりから2010年の初めころと言われており、まだまだ先である。従って、今回の発表はアーキテクチャの発表であり、製品のコア数やクロックなどは公表されなかった。しかし、先行するNVIDIAやAMDは1TFlops級のGPUを既に製品化しており、従来のトレンドから行くと、Larrabeeが出てくる1.5年後にはトップエンドGPUの性能は倍増すると予想される。クロックを上げようとすると、消費電力は、クロック周波数のほぼ3乗に比例して増えてしまうので、Larrabeeがクロック周波数をプッシュするとは考え難い。あまり無理の無い2.5GHz程度のクロックを想定すると、コアあたり1サイクルに16積和演算を実行するので、コアあたりのピーク性能は80GFlopsである。これで1TFlopsを作るには12～13コア、2TFlopsならば25コアを必要とする。従って、Intelが性能でNVIDIAやAMDに真っ向から対抗しようとするならば、16コアのリング2個をXringで接続した程度のチップを開発する必要があると思われる。