独Qimondaは26日、次世代DRAMのロードマップを公表した。独自の"埋め込み型ワード線"技術を用いることで、30nmプロセス世代で、メモリセルサイズ4F2を実現することが可能となる。

同技術は、従来同社が採用してきたトレンチ構造キャパシタではなく、スタック構造のキャパシタと組み合わせて用いられる。2008年下期に量産開始が予定されている65nmプロセス採用1Gビット DDR2から適用される。また、2009年の後半には同技術を用いた46nmプロセス採用メモリの量産が予定されている。この46nmプロセスDRAMにおけるウェハごとのビット数は、従来の58nmトレンチ技術を用いた場合に比べ、2倍以上となる。

65nmプロセス採用1Gビット DDR2

同社では、トレンチ構造からスタック構造へ移行するのに伴い、2009～2010年の会計年度(2008年10月～2010年9月)に、約1億ユーロ(約160億円)の追加投資を自社キャッシュフローから調達して行う。

なお、Qimondaの社長兼CEOのキンワー・ロー氏は、「この新技術は、過去に類を見ないほど、生産性の向上およびビットあたりのコスト削減を実現する可能性を秘めています」とコメントしている。