LSIの動作に影響する1MeV(メガエレクトロンボルト)以上のエネルギーを持つ中性子は、海抜0mでは、おおよそ14個/平方cm・時程度であるが、高度が高くなると通過する空気の層が薄くなるので数が増え、4000m級の山頂では5倍～10倍になる。
しかし、これらの中性子がすべてLSIチップのシリコン原子に衝突するわけではない。中性子から見るとシリコンはスカスカで、大部分は通り過ぎてしまい、ごく一部がシリコン原子に衝突する。このため、チップがどちらを向いていてもエラー率はほとんど同じである。
一般的なSRAMのビットやフリップフロップ1個の中性子ヒットによるエラー率は1/1000fitから1/10000fit程度である。ただし、これは海抜0mの値である。このfit数は1ビット分であれば十分に小さい値であるが、8MBのキャッシュであれば約80M(8×10の7乗)ビット(パリティやタグのビット数を含む)あるので、キャッシュ全体では8000～80000fitで平均故障間隔は1.2万～12万時間である。
これはおおむね1.4年から14年に1回のエラーということになる。これではCPUを1個しか使わないPCでも無視できない頻度である。このため、最近はPC用プロセサでも大容量のキャッシュには誤り訂正符号(Error Correcting Code:ECC)が用いられるようになってきている。
プロセサコア1個には数10万個のフリップフロップが使われており、マルチコアのCPUチップを数10個使用するシステムでは、フリップフロップの総ビット数は、前述の8MBのキャッシュと同じ程度になる。このため、フリップフロップのエラー率も無視できなくなるので、IBMのPOWERや富士通のSPARC64、IntelのItaniumなどのミッションクリティカルサーバ用プロセサでは、フリップフロップのエラーによる誤動作を防ぐような設計がなされている。
