シノプシスは、堅牢なカスタム・デザインの実現をサポートするため、回路シミュレータ HSPICE、FineSim SPICE、CustomSimならびにカスタム設計ツールCustom Compilerからなるカスタム設計/検証ツールの最新バージョンを発表した。

今回の最新バージョンでは、回路シミュレーションやモンテカルロ解析のスピードが2倍に向上しており、堅牢なカスタム・デザインを実現するインタラクティブ・デバイスレベル配線などCustom Compilerの機能強化が施されている。近年、車載エレクトロニクス・システムの進展、FinFETプロセスの浸透に伴い、チップ・デザインの複雑性は激増しており、そのため多岐に渡るプロセス・コーナーや環境条件を網羅してカスタム・デザインやアナログ・ミックドシグナル・デザインを厳密に解析するニーズが高まっているという。

FinFETデザインでは、レイアウト後の寄生容量が増大するため、FineSim SPICEの2017.12バージョンでは、シミュレーションのコア・エンジンと寄生容量最適化機能が強化されており、大規模FinFETデザインのポスト・レイアウト・シミュレーションのスピードが2倍に向上している。また、厳密な検証の実行にかかる期間を短縮するため、FineSim SPICE最新バージョンでは、モンテカルロ・モデル生成と事後処理の合理化が図られており、モンテカルロ解析スピードが2倍に向上している。同様にファーストスパイスのCustomSimの2017.12バージョンでも、ポスト・レイアウト・シミュレーションが2倍に高速化している。さらに、マルチコアの活用による高い拡張性も継承されているため4コアの場合の実行スピードは2倍に向上するほか、HSPICE 2017.12バージョンでも、大規模ポスト・レイアウト・デザインのシミュレーション・スピードが1.5倍に向上しているという。

そのほか、Custom Compilerのビジュアル・アシスト・レイアウト自動化テクノロジにより、特にFinFETデザインではカスタム・デザインのレイアウト効率が劇的に向上するが、2017.12バージョンでは、デバイスレベル・パターン配線機能が組み込まれてレイアウト機能が強化されている。既存の配線ツールとは異なり、同機能では、熟練レイアウト設計者が作りこんだ内部配線パターンと同レベルの配線接続を実現できるという。

また、Custom Compilerは、ビルトインの配線パターンを搭載しており、手作りのレイアウトから一定の配線パターンを抽出して必要箇所にそれらを再利用することもできる。この新機能は、従来のバージョンで提供してきた配置パターン再利用機能を補完するもので、レイアウト例の中から学習したパターンをベースに、デバイスを自動的に配置し配線することができる機能となっている。テンプレート・ベース設計と呼ぶこの手法は、熟練のレイアウト技術を再利用することによってカスタム・レイアウトを大幅に高速化する強力なソリューションだということだ。