米Spansionは2月17日(現地時間)、新しいSerial NOR Flash向けI/Fと、これに対応した高速NOR Flashを発表したが、これに関する説明会を2月18日、都内で開催した(Photo01)。
Photo01:説明を行った猪野裕永氏(Senior Director, NOR Products Line Manager)。氏はSpansion Japanではなく本国SpansionでNOR Flash製品のマネージメントを行っておられる。今回は説明のために来日 |
今回同社が発表したのは大きく2つ、「Hyper Bus I/F」と「HyperFlash Memory」である(Photo02)。前者はI/Fそのもので、これは従来のQuad SPIとかDDR Quad SPIを代替するものになる。後者が、このI/Fに対応した高速Flashという形だ。
そのHyper Bus I/Fであるが、内部はこんな形(Photo03)。Clockは差動式となり、あとはCS#と8bitデータという形になる。このI/O Busはアドレス/データの多重式で、その意味では論理プロトコルは従来のQuad SPIに近い形になると思われる。特徴的なのは高速転送を確実に行うために、RDS(Read Data Strobe)信号も出ることだ。
結果として、少なくともCS#と8bitのI/O、それとRDSに関しては等長配線を考慮した配線が必要になるという話だった。まぁ配線数が少ないし、SPIと違って複数デバイスを繋ぐ事は考慮していないようだからこれはこれで問題ないのだろう。ところでNOR Flashの場合はReadは高速でもWriteは遅い(~1MB/secのオーダー)から、RDSは必要でもWDS(Write Data Strobe)は不要という話だった。逆に言えば将来、高速な書き込みが可能なデバイスなどを繋ぐシーンが出たら、WDSを追加する必要があるかもしれないという話であった。
ちなみにこのHyperBusは、SpansionからIPの形でSoCベンダなどに提供する形を取っており、標準化などは考えていないとの事。理由はというと、何しろ標準化したところでメリットが無い(NOR Flashを事実上Spansionが1社で供給している体制であれば、仮にHyperBusを標準化したところで他社が参入してくる可能性が低い)上、JEDECによる標準化が多大なコストと時間を要する現状では、メリットが無いという事らしい。DDR Quad SPIと同様に、そのうちにデファクトスタンダードになってゆくのでは、という話だった。
さて話を戻すとこのHyperBusのライセンスを受けた最初の会社がFreescaleである(Photo04)。元々Freescaleは案外にSpansionと仲が良く、FTF2012ではQuad SPI NORに加えてAcoustic Coprocessorを同社のVybridに搭載したソリューションを発表している。
元々VybridがCortex-A5+Cortex-M4という一風変わった構成で、内蔵Flashが無い関係でQuad SPI経由でNOR Flashを接続するような使い方が主だから、これは非常にリーズナブルな話ではあるのだが、そう考えると今回のHyperBusとかHyperMemoryもVybridの将来製品でサポート、というあたりがありそうなシナリオではある(一応猪野氏にも振っては見たが、当然の事ながらノーコメントではあった)。なおこのHyperBusのライセンスを受けているSoCベンダはFreescale以外にも複数社存在するという話であった。
2つ目の発表が、このHyperBusに対応したHyperFlashメモリである(Photo05)。最大333MB/secのアクセス速度を持つもので、これは従来の80MB/sec品の3倍以上の速度になる。
面白いのは、同じピンでSPI/Quad SPI/Dual Quad SPIにも対応することだ。Photo06・07にこの説明があるが、この結果としてSoCデザイナーは共通のピンで信号を変えるだけでSPI/Quad SPI/Dual Quad SPI/HyperBusを使い分ける様にできる。製品展開を考える場合、価格とか要望に応じて利用するFlash Memoryを変えたいというのは良くある話で、これに対応できるという話だ。
Photo06:これを見て最初に連想したのがRAMBUSのFlexModeである。ある意味みんな考えることは同じ、ということか? |
Photo07:ピン配置の違い。今回説明は無かったが、普通に考えるとまず最初はSPIで接続し、そこでモード設定をするとQuad SPIなりHyperFlashなりにモードが切り替わる、といった使い方になるような気がする |
ちなみにすでにこのHyperFlashはシリコンの製造に掛かっており、最初のシリコンは完成して社内で検証中とのこと。今年第2四半期にはES出荷を開始、第3四半期には量産出荷をすることを予定されているそうだ。製造は同社のAustinにある65nmプロセスで行っているとか。将来はこれを32nmに移行する可能性もあるという話であった。逆に、先日発表があった40nmプロセスに関しては、今のところ予定は無いとの事だった。
また当面HyperFlashはDiscreteのみで、Embedded(つまりMCUへの内蔵)は考えていないとの事。猪野氏によれば、それよりもSiPの形で積載する方が良いと今は判断されているそうだ。