Infineon Technologiesは、パッケージの小型化と抵抗の低減により電磁干渉(EMI)特性を改善した、新型TO-Leadlessパッケージの提供を開始したと発表した。

新型TO-Leadlessパッケージは、既存のD2PAK 7pinとの比較では60%の小型化、従来のTO-Leadless比で30%の実装面積削減を実現しながらも、最大300Aの大電流に対応できるよう設計されており、パッケージ抵抗が低いことから、すべての電圧クラスでオン抵抗(RDS(on))を最小限に抑えることができる。

また、高さも従来パッケージ比で50%削減を達成したほか、パッケージの寄生インダクタンスも低いため、EMIの向上が可能だ。

さらに、はんだの接触面積が同50%大きいことから、電流密度を低くすることができ、これにより、高電流・高温時のエレクトロマイグレーションを回避することができるようになるとするほか、ほかのリードレスパッケージとは異なり、スズめっきの溝付き端子により、はんだの目視検査が可能となっている。

同社では、同パッケージに次世代「OptiMOS MOSFET」を搭載した、0.75mΩの60V MOSFETのサンプル出荷をすでに開始しており、これにより、フォークリフトなどのアプリケーションで、並列MOSFETの数を削減できるようになり、電力密度の向上が可能になるとする。

なお、同パッケージはすでに最大値0.75mΩの60V MOSFETのほか、30V(最大値0.4mΩ)、100V(最大値2.0mΩ)、150V(最大値5.9mΩ)でもサンプル出荷を開始しており、量産出荷を2013年第3四半期に開始する予定としている。